发明名称 一种基于发射极电流补偿的高精度带隙基准源电路
摘要 本发明公开了一种利用三极管发射极电流补偿技术,实现了一款的高精度、低失调的基准电压源。其由四部分电路构成:(1)、启动电路,其主要用来解除电路上电时有可能出现的电路死锁状态;(2)、偏置电压产生电路,其产生基准所需的偏置电压;(3)、基准电压产生电路,其利用三极管<img file="dest_path_image002.GIF" wi="22" he="25" />的负温度系数和<img file="dest_path_image004.GIF" wi="34" he="25" />的正温度系数互相抵消的方法,实现了趋于零温度系数的基准电压输出;(4)、发射极电流补偿电路,其通过对三极管的发射极电流进行补偿,从而降低运放失调对基准输出的影响。本发明能够有效地抑制基准输出电压受温度和电源电压变化的影响,同时降低了运放失调对基准输出的影响,并且本电路完全兼容普通的CMOS工艺,同时具输出范围大且精度高,使用范围广。
申请公布号 CN101976095B 申请公布日期 2012.06.06
申请号 CN201010555886.8 申请日期 2010.11.19
申请人 长沙景嘉微电子有限公司 发明人 蒋仁杰;陈怒兴;陈宝民;石大勇;谭晓强;郭斌;李俊丰
分类号 G05F3/30(2006.01)I 主分类号 G05F3/30(2006.01)I
代理机构 代理人
主权项 基于发射极电流补偿的高精度、低失调带隙基准电压源,其特征在于:由启动电路,偏置电路,基准电压产生电路,发射极电流补偿电路构成;其中启动电路的输入端IN与基准电压产生电路中三极管Qa2的发射极以及PMOS管M6的漏极相连,输出端OUT与基准电压产生电路中的PMOS管M6、PMOS管M7、PMOS管M8、PMOS管M9、PMOS管M10的栅极相连;偏置电路与基准电压产生电路中PMOS管M6、PMOS管M7、PMOS管M8、PMOS管M9、PMOS管M10的栅极以及发射极电流补偿电路中PMOS管M12的栅极相连,同时与启动电路的OUT端相连;基准电压产生电路包括了PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5、PMOS管M6、PMOS管M7、PMOS管M8、PMOS管M9、PMOS管M10、运放OP、电阻R1、电阻R2、三极管Qa1、三极管Qa2、三极管Qa3、三极管Qb1、三极管Qb2;其中PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5的源极连接到电源,栅极都连接到运放OP的输出端,其漏极分别与PMOS管M6、PMOS管M7、PMOS管M8、PMOS管M9、PMOS管M10的源极相连,且PMOS管M6、PMOS管M7、PMOS管M8、PMOS管M9、PMOS管M10的栅极都与偏置电压产生电路相连;运放OP的正输入端与PMOS管M8的漏极相连,负输入端与PMOS管M7的漏极相连;电阻R1的一端连接了运放OP的正输入端,另一端和三极管Qb1的发射极相连;三极管Qa1、三极管Qb1的集电极以及三极管Qa2、三极管Qb2、三极管Qa3的集电极、基极都接地;三极管Qa2的发射极与PMOS管M6的漏极以及三极管Qa1的基极相连,三极管Qb2的发射极与PMOS管M9的漏极以及三极管Qb1的基极相连, 电阻R2一端与PMOS管M10的漏极相连,另一端和三极管Qa3的发射极连接在一起,PMOS管M10的漏极即基准电压输出;发射极电流补偿电路由PMOS管M11、PMOS管M12以及一个精确补偿电流产生器组成;其中PMOS管M11的源极接电源,栅极与基准电压产生电路中的PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5的栅极相连,其漏极与PMOS管M12的源极相连;PMOS管M12的栅极与基准电压产生电路中的PMOS管M6、PMOS管M7、PMOS管M8、PMOS管M9、PMOS管M10的栅极相连,漏极与精确补偿电流产生器的IN端相连,精确补偿电流产生器根据PMOS管M12的漏极电流产生三路精确补偿电流输出,即电流C1、电流C2和电流C3分别与基准电压产生电路中三极管Qa3、三极管Qa1、三极管Qb1的发射极相连,进行发射极电流补偿。
地址 410205 湖南省长沙市河西高新区麓谷基地麓景路2号长沙生产力促进中心