发明名称 ADAPTIVE ELECTROPOLISHING USING THICKNESS MEASUREMENTS AND REMOVAL OF BARRIER AND SACRIFICIAL LAYERS
摘要 <p>반도체 웨이퍼상에 형성된 금속층이 적정하게 전해연마된다. 상기 금속층의 일부가 전해연마되며, 여기서 상기 금속층의 부분들은 각각 전해연마된다. 상기 부분을 전해연마하기 전에, 전해연마하고자 하는 금속층의 부분의 두께 측정이 이루어진다. 전해연마될 부분의 양이 두께 측정에 기초하여 조절된다. 반도체 웨이퍼상에 형성된 금속층이 폴리싱되며, 여기서 상기 금속층은 장벽층상에 형성되고, 상기 장벽층은 리세스 영역과 비 리세스 영역을 가진 유전층상에 형성되며, 상기 금속층은 상기 유전층의 리세스 영역과 비 리세스 영역을 덮는다. 상기 비 리세스 영역을 덮고 있는 금속층을 제거하기 위하여 상기 금속층은 폴리싱된다. 상기 리세스 영역내의 금속층은 비 리세스 영역 아래의 높이로 폴리싱되며, 여기서 상기 높이는 장벽층의 두께보다 더 크거나 같다.</p>
申请公布号 KR101151456(B1) 申请公布日期 2012.06.04
申请号 KR20057001191 申请日期 2003.07.22
申请人 发明人
分类号 B23H5/08;C25F3/02;C25F7/00;H01L21/302;H01L21/304;H01L21/321;H01L21/3213;H01L21/461;H01L21/768 主分类号 B23H5/08
代理机构 代理人
主权项
地址
您可能感兴趣的专利