设计集成电路的方法

摘要

本发明涉及一种设计集成电路的方法，此方法包括：提供在第一尺寸级上的集成电路的设计，其中此集成电路包含有可缩小的电路和不可缩小的电路，可缩小的电路包括有第一知识产权(Intellectual Property；IP)，不可缩小的电路包含有具阶层式结构的第二知识产权。形成一标记层以覆盖不可缩小的电路，其中可缩小的电路未被此标记层所覆盖。使用模拟工具来模拟此不可缩小的电路的电气性能，其中被模拟的不可缩小的电路是在小于第一尺寸级的第二尺寸级上。

主权项

一种设计集成电路的方法，其特征在于，包含：提供在一第一尺寸级上的一集成电路的一设计，其中该集成电路包含：一可缩小的电路，包含一第一知识产权；以及一不可缩小的电路，包含具一阶层式结构的一第二知识产权；形成一标记层以覆盖该不可缩小的电路，其中该可缩小的电路未被该标记层所覆盖；使用一模拟工具来模拟具该阶层式结构的该不可缩小的电路的电气性能，其中该模拟步骤中所模拟的该不可缩小的电路是在一第二尺寸级上，该第二尺寸级小于该第一尺寸级；以一放大倍率来放大该第二知识产权，以产生一被放大的知识产权；以及整合该被放大的知识产权与该第一知识产权，以产生一第三知识产权。