利用滤波器乘积的线性校正器

摘要

本发明涉及一种线性校正器，其减少在信号处理系统如ADC中的失真。该线性校正器提供具有连接到加法器上的失真成分的第一阶信号通道，以及同样连接到该加法器上的滤波器乘积电路。本发明提供一种减少失真的方法，该方法通过计算滤波器乘积并且将该滤波器乘积与具有相对延迟的第一阶信号累加，以至于该滤波器乘积减少或者消除相应于滤波器乘积阶的失真阶。

主权项

一种线性校正器，包含：第一阶信号通道，提供第一阶信号；第n阶滤波器乘积电路，提供相对于所述第一阶信号通道具有延迟的补偿信号，其中n是大于1的整数；以及加法器，该加法器连接到所述第一阶信号通道，并且直接连接到所述第n阶滤波器乘积电路，其中所述延迟引起所述补偿信号来减少在所述第一阶信号中的失真，其中所述第一阶信号通道包含等于在所述第n阶滤波器乘积电路中每个滤波器长度的一半的延迟电路。