滤波器电路、发送滤波器电路、半导体集成电路及通信设备以及滤波器电路的定时调整方法

摘要

在使用数字滤波器和DAC的滤波器电路中，滤波器电路(1)具备2个并联构成的数字滤波器(2)、DAC(3)、LPF(5)。在DAC(3)内具备2个并联构成的解码器(3)、并行/串行转换器(8)、开关驱动器(9)、和开关(10)。PLL电路(4)向DAC(3)提供基准时钟(CLK1)。在上述DAC(3)内具备分频器(6)。上述分频器(6)2分频上述基准时钟(CLK1)，将此2分频时钟(CLK2)提供给DAC(3)内的并行处理部(2个解码器(7)及并行/串行转换器(8))、和上述2个数字滤波器(2)。因此，就能容易地确保定时余量，可在几GHz左右的高速通信中使用。

主权项

一种滤波器电路，具备多个数字滤波器和内置多个解码器的DAC，其中，上述多个数字滤波器和上述DAC的多个解码器进行并行处理，该滤波器电路的特征在于，具备：PLL电路，其向上述DAC提供基准时钟；以及分频器，其配置在上述DAC内，对上述提供的基准时钟进行分频，由上述分频器生成的分频时钟被提供给包括上述DAC内的上述多个解码器在内的并行处理部及上述多个数字滤波器。