半导体存储器、控制器和半导体存储器操作方法

摘要

本发明涉及半导体存储器、控制器和半导体存储器操作方法。为了即使当数据掩蔽信号中的比特数目较大时也能在不增加外部端子的数目的情况下执行数据信号的掩蔽控制，地址输入电路同步于时钟信号的跳变沿，顺序接收提供到地址端子的第一地址信号、第二地址信号和第一数据掩蔽信号。即，第一数据掩蔽信号被提供到地址端子的定时是不同于第一和第二地址信号被接收的定时的。第一地址信号、第二地址信号和第一数据掩蔽信号例如被从访问半导体存储器的控制器输出。数据输入/输出电路经由数据端子输入/输出数据，并且根据第一数据掩蔽信号的逻辑掩蔽去往存储单元的写数据和来自存储单元的读数据中的至少任何一个。

主权项

一种半导体存储器，包括：存储单元阵列，其具有存储单元，以及连接到所述存储单元的字线和位线；地址输入电路，其使第一地址信号、第二地址信号和第一数据掩蔽信号分别同步于时钟信号的跳变沿，并顺序地接收提供到地址端子的所述第一地址信号、第二地址信号和第一数据掩蔽信号；以及数据输入/输出电路，其经由数据端子输入/输出数据，并且根据所述第一数据掩蔽信号的逻辑，掩蔽去往所述存储单元的写数据和来自所述存储单元的读数据中的至少任何一个，其中所述第一地址信号的比特数大于所述第二地址信号的比特数；并且所述地址输入电路同步于所述时钟信号的相邻跳变沿接收所述第一地址信号的一部分比特以及它的剩余比特，并且同步于所述时钟信号的相邻跳变沿接收所述第二地址信号和所述第一数据掩蔽信号。