发明名称 混合静态以及动态主记忆体架构
摘要 本发明揭露一种个人电脑用之混合静态以及动态主记忆体架构,其中的静态记忆体使用于资料传输频繁的地方。一个控制电路用以控制主记忆体的对映,控制电落与「处理单元」(Centra1 processingunit,CPU]、快取记忆体、智慧型驱动电路以及「超级输入/输出晶片」(SuperI/O)相连接,用以控制晶片的选择以及对于「静态随机存取记忆体」(Staticaccessmemory,SRAM]的书写致能,协调处理单元之位址并向静态随机存取记忆体取得资料,以及排位址选择、行位址选择、记忆体资料、「动态随机存取记忆体」[dynamicaccessmemory,DRAM]之记忆体位址并向前述之动态随机存取记忆体取得资料。其中的「快取记忆体(caChememory],所对映的区域,系对映于前述之动态随机存取记忆体之区域。
申请公布号 TW473671 申请公布日期 2002.01.21
申请号 TW087103972 申请日期 1998.03.17
申请人 宇庆科技股份有限公司 发明人 张程;徐子博
分类号 G06F15/76 主分类号 G06F15/76
代理机构 代理人
主权项 1.一种个人电脑用之主记忆体架构,包含:静态随机存取记忆体;动态随机存取记忆体;以及控制装置产生控制信号用以控制前述之静态随机存取记忆体、以及前述之动态随机存取记忆体。2.如申请专利范围第1项所述之一种个人电脑用之主记忆体架构,更包含前段区域以及后段区域,前述之静态随机存取记忆体系定址于前段区域中,以及前述之动态随机存取记忆体系定址于后段区域中。3.如申请专利范围第1项所述之一种个人电脑用之主记忆体架构,其中所述之快取记忆体藉着前述之控制装置而对映到前述之后 段区域。4.如申请专利范围第1项所述之一种个人电脑用之主记忆体架构,其中所述之控制装置用以控制;晶片的选择以及对于前述之静态随机存取记忆体的读写致能,协调中央处理单元之位址并向前述之静态随机存取记忆体取得资料;以及控制排位址选择、行位址选择、记忆体资料、前述之动态随机存取记忆体之记忆体位址,并向前述之动态随机存取记忆体取得资料。5.如申请专利范围第1项所述之一种个人电脑用之主记忆体架构,其中所述之控制装置系与下述元件连接:一个超级输入/输出晶片,系用以支援软碟控制器、串联埠、平行埠、游戏埠、以及硬碟的驱动电路。6.如申请专利范围第1项所述之一种个人电脑用之主记忆体架构,其中所述之控制装置包含两个晶片组:第一晶片组与前述之驱动电路以及前述之超级输入/输出晶片相连接;以及第二晶片组与前述之快取记忆体、资料滙流排、以及位址滙流排相连接。7.如申请专利范围第6项所述之一种个人电脑用之主记忆体架构,其中所述之快取记忆体,所对映的区域系对映于前述之动态随机存取记忆体之区域。图式简单说明:图一 是习知技艺的个人电脑主记忆体方块图图二 本发明的个人电脑主记忆体方块图图三 本发明的记忆体结构图四 实施例之一
地址 新竹科学工业园区研发二路十一号