用于时钟信号产生和控制的电路振荡装置

摘要

本发明公开一种用于时钟信号产生和控制的电路振荡装置，该装置以控制与偏置电路模块为核心，其信号输出端接有基准生成电路模块；其信号输出端还接有振荡生成电路模块和时钟输出电路模块；所述基准生成电路模块输出端也接有振荡生成电路模块和时钟输出电路模块；采用模块化设计，其结构简单，功耗低，具有可复用性，可在芯片内部集成，能够产生和控制时钟信号，还具有节约成本，提高电路集成度、稳定性和可靠性；采用该振荡器电路可产生460.8kHz的时钟，支持片选有效功能，并可支持外部时钟直接输入和/或使用外部连接晶体而产生时钟两种工作模式的优点。

主权项

一种用于时钟信号产生和控制的电路振荡装置，其特征在于：该装置以控制与偏置电路模块为核心，其信号输出端接有基准生成电路模块；其信号输出端还接有振荡生成电路模块和时钟输出电路模块；所述基准生成电路模块输出端也接有振荡生成电路模块和时钟输出电路模块；所述控制与偏置电路模块接收第一使能控制信号(VEN)和第一偏置电流信号(IBIAS)；控制与偏置电路模块输出第二使能控制信号(VEN1)和第二偏置电流信号(IBIAS1)致基准生成电路模块；其输出第二使能控制信号(VEN1)和第三偏置电流信号(IBIAS2)致振荡生成电路模块；其输出第二使能控制信号(VEN1)和第四偏置电流信号(IBIAS3)致时钟输出电路模块；其还输出外部晶体控制信号(IXTL)和外部晶体振荡信号(OTXL)，并与外部晶体控制信号(IXTL)振荡输入端和外部品体振荡信号(OTXL)振荡输出端线与连接；所述基准生成电路模块接收控制与偏置电路生成的第二使能控制信号(VEN1)和第二偏置电流信号(IBIAS1)；并接收第一使能控制信号(VEN)和外部基准电压信号(VREF)；基准生成电路模块输出基准电压信号(V1)致振荡生成电路模块和时钟输出电路模块；所述振荡生成电路模块接收第一使能控制信号(VEN)，接收控制与偏置电路模块生成的第二使能控制信号(VEN1)和第三偏置电流信号(IBIAS2)，并接收基准生成电路生成的基准电压信号(V1)；振荡生成电路模块输出振荡信号(V2)；振荡生成电路模块与外部晶体控制信号(IXTL)振荡输入端和外部晶体振荡信号(OTXL)振荡输出端线与连接；所述时钟输出电路模块接收控制与偏置电路模块生成的第二使能控制信号(VEN1)和第四偏置电流信号(IBIAS3)，基准生成电路模块产生的基准电压信号(V1)和振荡生成电路模块产生的振荡信号(V2)；并产生时钟输出信号(CLKO)。