发明名称 半导体器件及其制造方法
摘要 本发明公开了一种半导体器件及其制造方法。半导体器件具备:平面状硅层上的柱状硅层;形成于柱状硅层的底部区域的第1n+型硅层;形成于柱状硅层的上部区域的第2n+型硅层;形成于第1及第2n+型硅层之间的沟道区域周围的栅极绝缘膜;具有形成于栅极绝缘膜周围的第1金属硅化合物层的栅极电极;形成于栅极电极与平面状硅层之间的绝缘膜;形成于柱状硅层的上部侧壁的绝缘膜边壁;形成于平面状硅层的第2金属硅化合物层;及形成于第2n+型硅层上的接触部。
申请公布号 CN102280479A 申请公布日期 2011.12.14
申请号 CN201110112870.4 申请日期 2011.04.28
申请人 日本优尼山帝斯电子株式会社 发明人 舛冈富士雄;中村广记;新井绅太郎;工藤智彦;姜禹;崔敬仁;李伊索;李翔;陈智贤;沈南胜;布里日捏兹索夫·维拉地米尔;布德哈拉久·卡维沙·戴维;星拿伐布
分类号 H01L29/78(2006.01)I;H01L27/092(2006.01)I;H01L21/336(2006.01)I;H01L21/8238(2006.01)I 主分类号 H01L29/78(2006.01)I
代理机构 隆天国际知识产权代理有限公司 72003 代理人 张龙哺;冯志云
主权项 一种半导体器件,其特征在于,具备:第1平面状半导体层;第1柱状半导体层,形成于该第1平面状半导体层上;第1高浓度半导体层,形成于该第1柱状半导体层的下部区域与所述第1平面状半导体层;第2高浓度半导体层,与所述第1高浓度半导体层相同导电型,形成于所述第1柱状半导体层的上部区域;第1栅极绝缘膜,以包围该第1柱状半导体层的方式形成于所述第1高浓度半导体层与所述第2高浓度半导体层之间的所述第1柱状半导体层的侧壁;第1栅极电极,以包围该第1栅极绝缘膜的方式形成于该第1栅极绝缘膜上;第1绝缘膜,形成于该第1栅极电极与所述第1平面状半导体层之间;第1绝缘膜边壁,与所述第1栅极电极的上表面及所述第1柱状半导体层的上部侧壁相接,且以包围该第1柱状半导体层的所述上部区域的方式形成;第2金属半导体化合物层,以与所述第1高浓度半导体层相接的方式形成于与所述第1平面状半导体层相同的层;及第1接触部,形成于所述第2高浓度半导体层上;所述第1接触部与所述第2高浓度半导体层直接连接;所述第1栅极电极具备第1金属半导体化合物层。
地址 日本东京都