图像处理电路、显示装置以及印刷装置

摘要

本发明提供一种图像处理电路、显示装置以及印刷装置，在抗混叠电路(250)中，设置了用成为VRAM中的数据的写入单位的位数除以输出图像数据中的每一个像素的位数得到的数目以上的16个位计数器(251)。抗混叠电路(250)从所输入的图像数据中提取包括16个或4个像素的多个图像块，基于提取的各个图像块所包括的像素的像素值，输出表示将各个图像块作为一个像素时的像素值的32位的位串。从抗混叠电路(250)输出的32位的位串，通过1次的存储器访问被写入到VRAM。从而能够缩短从抗混叠处理到将其处理结果写入到存储单元之前所需要的时间。

主权项

一种图像处理电路，从包括多个像素值的图像数据中提取分别由规定数目的像素构成的多个图像块，基于提取的图像块所包括的各像素的像素值，算出将各个所述图像块作为一个像素时的像素值，将所算出的像素值作为写入到存储单元的数据进行输出，该图像处理电路具备：多个计数单元，对各个所述图像块所包括的多个像素中规定像素值的像素的个数进行计数，分别输出表示该个数的位串，并且能够分别并行进行动作；多个变换单元，在每个计数单元的后级设置一个，将由各个所述计数单元输出的位串的位数的每一个变换为将像素值写入到所述存储单元时的位数，并将变换为将像素值写入到所述存储单元时的位数后的位串分别进行输出；和输出单元，将由所述多个变换单元输出的多个位串合成为成为所述存储单元中的数据的写入单位的位数的位串后进行输出；所述计数单元被设置为：用成为所述存储单元中的数据的写入单位的位数除以将所述图像块作为一个像素而算出的像素值的位数后得到的数目个以上。