一种实现数据去抖动的数字电路装置

摘要

本发明提供了一种实现数据去抖动的数字电路装置，包括：数据缓冲电路，接收输入的E1或T1数据和时钟，将输入数据按写地址写入FIFO缓冲器，按读地址从FIFO缓冲器中读出数据输出为无抖动的数据信号，同时将地址输出到基准修正值计算电路；基准修正值计算电路确定一个常数作为基准值，减去FIFO缓冲器深度得到基准修正值信号输出给加法运算电路；加法运算电路在读使能有效时，将基准修正值信号和上一次的和相加，将进位位输出到分频电路；分频电路对系统时钟通过计数器进行小数分频产生输出时钟，将进位位加上为E1或T1信号设置的模作为对系统时钟计数的模，同时产生读使能信号。本发明结构简单，可满足协议对抖动指标的要求，无需外接晶体振荡器。

主权项

一种实现数据去抖动的数字电路装置，包括数据缓冲电路、基准修正值计算电路、加法运算电路和分频电路4个电路，系统时钟信号连接到所有4个电路作为同步时钟信号，其中：所述数据缓冲电路，用于接收输入的待去抖动的E1或T1数据信号和时钟信号，将输入数据按写地址写入先入先出缓冲器，按读地址从先入先出缓冲器中读出数据输出为无抖动的数据信号，同时将读地址和写地址输出到所述基准修正值计算电路；所述数据缓冲电路进一步包括一再同步电路、一大小为2n且数据宽度为1的先入先出缓冲器，一写地址生成单元和一读地址生成单元，n≥9，n为自然数，其中：所述再同步电路采用77.76MHz系统时钟信号对输入的时钟信号采样，产生一个在输入的时钟信号上升沿有效的77.76MHz脉冲信号，作为写使能信号输出到先入先出缓冲器和写地址生成单元；输入的E1或T1数据信号经过一级触发器采样，同步到77.76M的时钟域，输出给先入先出缓冲器的数据输入端；所述写地址生成单元和读地址生成单元均为n位的计数器，用于向先入先出缓冲器提供读、写地址；所述写使能信号有效时，将输入的E1或T1数据信号的一个比特数据按当前写地址存入先入先出缓冲器，且写地址加1，写地址值加到2n‑1时回到0；读使能信号输入到读地址生成单元和先入先出缓冲器，在该读使能信号有效时，按当前读地址从先入先出缓冲器读出一个比特数据输出为无抖动的数据信号，且读地址加1，读地址值加到2n‑1时回到0；所述基准修正值计算电路用于根据当前的工作模式确定一个常数作为基准值，在当前模式为去抖动模式时，将该基准值减去先入先出缓冲器深度，差值作为基准修正值输出到加法运算电路，在当前模式为再定时模式时，将该基准值直接作为基准修正值输出到加法运算电路，所述先入先出缓冲器的深度即所述读地址减去写地址得到的差值；所述加法运算电路用于以输入的基准修正值为加数，上一次的和为被加数进行连续的加法运算，在读使能信号有效时执行一次运算，将和保存，并将进位位输出到所述分频电路；所述分频电路用于对系统时钟信号通过一计数器进行小数分频，产生无抖动的输出时钟信号，将进位位加上为E1或T1数据信号设置的模作为对系统时钟信号计数的模，同时产生所述读使能信号输出给加法运算电路和数据缓冲电路；其中，E1为欧洲标准的2.048Mbit/s的一次群信号，T1为北美标准的1.544Mbit/s的一次群信号。