低压降稳压器

摘要

本实用新型公开了一种低压降稳压器，其是在低压降稳压电路中引入附加零极点，以提高低压降稳压器电路的稳定性，具体可以在PMOS驱动管的栅漏极之间接入由补偿电容和补偿电阻串联构成的反馈回路，设计补偿电容和补偿电阻的值，通过补偿电路产生的附加零点来低压降稳压器的第二主极点，同时使得加入的补偿电路带来的附加极点被低压降稳压电路的输出电容所产生的零点所补偿，则电路的相位裕度得到改善，低压降稳压器电路可以实现较好的稳定性，其输出端不会发生振荡。

主权项

一种低压降稳压器，包括误差放大器电路(100)，该误差放大器电路(100)的正向输入端接输入参考电压(Vref)，其反向输入端接电阻反馈网络(120)的输出端，其输出端接PMOS驱动管(110)的栅极(G)；所述PMOS驱动管(110)的源极(S)接电源电压(VDD)，其漏极(D)接低压降稳压器的输出端(Vout)；所述电阻反馈网络(120)的一端接电源电压(VDD)，另一端接地，该电阻反馈网络(120)的输出端接误差放大器电路(100)的反向输入端；其特征在于：所述PMOS驱动管(110)的漏极(D)与栅极(G)之间接有反馈回路(130)，该反馈回路(130)是包括相串联的补偿电阻(Rc)和补偿电容(Cc)的RC反馈回路。