一种I2C总线接口电路模块

摘要

本实用新型涉及一种I2C总线接口电路模块。所述I2C总线接口电路模块包括总线二级缓冲输入单元、总线开始/停止信号检测单元、时钟总线同步单元、输入数据串并转换单元、地址判断单元、读/写模式选择单元、输出数据并串转换单元、三态输出单元、主机响应检测单元、缓冲输出单元和状态机单元。本实用新型的有益效果：相对于现有I2C总线接口电路模块，本实用新型能够有效的保证I2C总线接口电路模块与可读写的寄存器组模块的兼容，同时针对本实用新型提供的I2C总线格式进行设计的状态机单元能够保证I2C总线接口电路完美应用于可重构多模多频段移动数字电视射频前端芯片。

主权项

一种I2C总线接口电路模块，包括总线二级缓冲输入单元、总线开始/停止信号检测单元、时钟总线同步单元、输入数据串并转换单元、地址判断单元、读/写模式选择单元、输出数据并串转换单元、三态输出单元、主机响应检测单元、缓冲输出单元和状态机单元；其特征在于，所述总线二级缓冲输入单元分别与总线开始/停止信号检测单元和时钟总线同步单元连接，用以将模块外部的I2C总线的时钟总线(SCL)和数据总线(SDA)传输过来的信号分别送入总线开始/停止信号检测单元和时钟总线同步单元；所述总线开始/停止信号检测单元分别与总线二级缓冲输入单元和状态机单元连接，用以检测模块外部的I2C总线通过总线二级缓冲输入单元传输过来的开始或停止信号并将获取的开始或停止信号传输给状态机单元；所述时钟总线同步单元分别与总线二级缓冲输入单元和状态机单元连接，用以通过总线二级缓冲输入单元的输出信号对I2C总线的时钟总线信号的上升沿和下降沿进行检测并将检测结果输出给状态机单元；所述输入数据串并转换单元分别和地址判断单元、读/写模式选择单元以及状态机单元相连接，用以将模块外部的I2C总线的数据总线传输过来的串行信号在状态机单元输出的控制信号下进行串并转换，并将转换后的并行信号分别送入地址判断单元、读/写模式选择单元和状态机单元；所述地址判断单元分别与输入数据串并转换单元和状态机单元连接，通过输入数据串并转换单元的输出信号以及I2C地址片选信号判断I2C总线上的I2C地址是否与接口电路的I2C地址相一致，并将判断信号输出给状态机单元；所述读/写模式选择单元分别与输入数据串并转换单元和状态机单元连接，用以在状态机单元输出的控制信号下将输入数据串并转换单元输出信号当中的读模式或写模式控制信号提取出来并输出到状态机单元；所述输出数据并串转换单元分别与三态输出单元和状态机单元连接，用以将来自寄存器组模块的寄存器输出信号在状态机单元输出的控制信号下进行并串转换，并将转换后的串行信号输出给三态输出单元；所述三态输出单元分别与输出数据并串转换单元和状态机单元连接，用以将输出数据并串转换单元的输出串行数据在状态机单元输出的控制信号下发送到I2C总线的数据总线上；所述主机响应检测单元与状态机单元相连接，用以在状态机单元输出的控制信号下检测I2C总线的数据总线上的I2C主机响应信号，并将检测结果输出给状态机单元；所述缓冲输出单元与状态机单元相连接，用以将状态机单元输出的寄存器组控制信号缓存后输出给寄存器组模块；所述状态机单元与总线开始/停止信号检测单元、时钟总线同步单元、输入数据串并转换单元、地址判断单元、读/写模式选择单元、输出数据并串转换单元、三态输出单元、主机响应检测单元和缓冲输出单元相连接，用以接收总线开始/停止信号检测单元、时钟总线同步单元、输入数据串并转换单元、地址判断单元、读/写模式选择单元和主机响应检测单元的输出信号，并根据状态机所处的不同状态，输出状态机控制信号到输入数据串并转换单元、读/写模式选择单元、输出数据并串转换单元、三态输出单元、主机响应检测单元和缓冲输出单元。