一种高速字图形序列同步技术

摘要

本发明涉及一种用于比特误码检测的高速字图形序列同步技术。由CPU将设置的字图形数据写入可编程字图形存储单元-静态存储器SRAM中，再切换到地址发生器控制静态存储器SRAM循环读出字数据，读出的字数据经缓冲移位处理，送至同步判断电路中与接收的字数据进行同步判断，若接收字与本地字不同，则发出停止信号，禁止地址发生器产生新的地址，保持上一个地址对应读出的本地字与下一个连续到来的接收字进行比较，若相同，则允许地址发生器产生新地址及对读出数据进行移位处理，依序进行比较，当相同的字数大于同步门限时，则接收的字图形与本地字图形同步。本发明提供了一种可靠、经济的用于比特误码检测的高速字图形序列同步技术。

主权项

一种高速字图形序列同步的方法，其特征是由CPU将设置的字图形数据写入本地图形发生器中的可编程字图形存储单元即静态存储器SRAM中，再切换到地址发生器控制静态存储器SRAM循环读出字数据，读出的字数据经缓冲移位处理，送至同步判断电路中与接收的字图形进行同步判断，若接收字与本地字不同，则发出停止信号，禁止地址发生器产生新的地址，保持上一个地址对应读出的本地字与下一个连续到来的接收字进行比较，若相同，则允许地址发生器产生新地址及对读出数据进行移位处理，依序进行比较，当相同的字数大于同步门限时，则接收的字图形与本地字图形同步。