| 主权项 |
一种多次可程式记忆体，包括：一穿隧介电层，设置于一基底上；一浮置闸极，设置于该穿隧介电层上；一第一闸间介电层，设置于该浮置闸极上，其中该第一闸间介电层在该浮置闸极的边缘部分具有一第一厚度、在该浮置闸极的中心部分具有一第二厚度，该第一厚度大于该第二厚度；一第二闸间介电层，设置于该浮置闸极之侧壁；以及一控制闸极，设置于该第一闸间介电层上并延伸设置于该第二闸间介电层上。如申请专利范围第1项所述之多次可程式记忆体，其中该浮置闸极具有一圆化的顶角。如申请专利范围第1项所述之多次可程式记忆体，其中该第一闸间介电层与该第二闸间介电层之材质包括氧化矽。如申请专利范围第1项所述之多次可程式记忆体，其中该控制闸极之材质包括掺杂多晶矽。如申请专利范围第1项所述之多次可程式记忆体，其中该浮置闸极之材质包括掺杂多晶矽。如申请专利范围第1项所述之多次可程式记忆体，其中该穿隧介电层之材质包括氧化矽。一种多次可程式记忆体的制造方法，包括：提供一基底；于该基底上依序形成一穿隧介电层、一第一导体层、一第一闸间介电层与一罩幕层；图案化该罩幕层、该第一闸间介电层、该第一导体层、该穿隧介电层，其中经图案化之该第一导体层作为一浮置闸极；于该浮置闸极侧壁形成一第二闸间介电层，并使在该浮置闸极的边缘部分的该第一闸间介电层的厚度变厚；移除该罩幕层；以及于该基底上形成一控制闸极，以使其延伸设置于该第二闸间介电层上。如申请专利范围第7项所述之多次可程式记忆体的制造方法，其中于该浮置闸极侧壁形成该第二闸间介电层，并使在该浮置闸极的边缘部分的该第一闸间介电层的厚度变厚的方法包括热氧化法。如申请专利范围第7项所述之多次可程式记忆体的制造方法，其中该第一闸间介电层与该第二闸间介电层之材质包括氧化矽。如申请专利范围第7项所述之多次可程式记忆体的制造方法，其中移除该罩幕层之后，更包括进行一热氧化制程，以使该第一闸间介电层的厚度变厚。如申请专利范围第7项所述之多次可程式记忆体的制造方法，其中该罩幕层之材质为氮化矽。如申请专利范围第7项所述之多次可程式记忆体的制造方法，其中于该基底上形成该控制闸极的方法包括：于该基底上形成一第二导体层；以及图案化该第二导体层。如申请专利范围第7项所述之多次可程式记忆体的制造方法，其中该控制闸极之材质包括掺杂多晶矽。如申请专利范围第7项所述之多次可程式记忆体的制造方法，其中该浮置闸极之材质包括掺杂多晶矽。如申请专利范围第7项所述之多次可程式记忆体的制造方法，其中该穿隧介电层之材质包括氧化矽。如申请专利范围第7项所述之多次可程式记忆体的制造方法，其中该浮置闸极具有一圆化的顶角。一种多次可程式记忆体的制造方法，包括：提供一基底，该基底至少包括一记忆胞区与一第一周边电路区；于该基底上依序形成一穿隧介电层、一第一导体层、一第一闸间介电层与一罩幕层；移除该第一周边电路区中的该罩幕层、该第一闸间介电层、该第一导体层、该穿隧介电层，并图案化该记忆胞区中的该罩幕层、该第一闸间介电层、该第一导体层、该穿隧介电层，以于该记忆胞区中形成一浮置闸极；于该第一周边电路区的该基底上形成一第一闸介电层，同时于该记忆胞区中的该浮置闸极侧壁形成一第二闸间介电层，并使在该浮置闸极的边缘部分的该第一闸间介电层的厚度变厚；移除该罩幕层；以及于记忆胞区的该基底上形成一控制闸极，于该第一周边电路区的该基底上形成一第一闸极。如申请专利范围第17项所述之多次可程式记忆体的制造方法，其中于该第一周边电路区的该基底上形成该第一闸介电层，同时于该记忆胞区中的该浮置闸极侧壁形成该第二闸间介电层，并使在该浮置闸极的边缘部分的该第一闸间介电层的厚度变厚的方法包括热氧化法。如申请专利范围第17项所述之多次可程式记忆体的制造方法，其中该第一闸间介电层与该第二闸间介电层之材质包括氧化矽。如申请专利范围第17项所述之多次可程式记忆体的制造方法，其中该罩幕层之材质为氮化矽。如申请专利范围第17项所述之多次可程式记忆体的制造方法，其中于该记忆胞区的该基底上形成该控制闸极，于该第一周边电路区的该基底上形成该第一闸极的步骤包括：于该基底上形成一第二导体层；以及图案化该第二导体层。如申请专利范围第17项所述之多次可程式记忆体的制造方法，其中该控制闸极、该第一闸极之材质包括掺杂多晶矽。如申请专利范围第17项所述之多次可程式记忆体的制造方法，其中该浮置闸极之材质包括掺杂多晶矽。如申请专利范围第17项所述之多次可程式记忆体的制造方法，其中该穿隧介电层之材质包括氧化矽。如申请专利范围第17项所述之多次可程式记忆体的制造方法，其中该浮置闸极具有一圆化的顶角。如申请专利范围第17项所述之多次可程式记忆体的制造方法，其中移除该第一周边电路区中的该罩幕层、该第一闸间介电层、该第一导体层、该穿隧介电层，并图案化该记忆胞区中的该罩幕层、该第一闸间介电层、该第一导体层、该穿隧介电层，以于该记忆胞区中形成该浮置闸极的步骤包括：于该基底上形成一图案化光阻层；以该图案化光阻层为罩幕，移除该罩幕层、该第一闸间介电层、该第一导体层、该穿隧介电层；以及移除该图案化光阻层。如申请专利范围第17项所述之多次可程式记忆体的制造方法，其中该基底更包括一第二周边电路区，在移除该罩幕层之后，包括：移除该第二周边电路区中的该第一闸间介电层、该第一导体层与该穿隧介电层；于该第二周边电路区的该基底上形成一第二闸介电层，同时使该记忆胞区中的该第一闸间介电层的厚度变厚；以及于该第二周边电路区的该基底上形成一第二闸极。如申请专利范围第27项所述之多次可程式记忆体的制造方法，其中于该第二周边电路区的该基底上形成该第二闸介电层，同时使该记忆胞区中的该第一闸间介电层的厚度变厚的方法包括热氧化法。如申请专利范围第27项所述之多次可程式记忆体的制造方法，其中移除该第二周边电路区中的该第一闸间介电层、该第一导体层与该穿隧介电层的步骤包括：于该基底上形成一图案化光阻层，该图案化光阻层覆盖该记忆胞区与该第一周边电路区；以该图案化光阻层为罩幕，移除该第一闸间介电层、该第一导体层、该穿隧介电层；以及移除该图案化光阻层。如申请专利范围第17项所述之多次可程式记忆体的制造方法，其中该基底更包括一第二周边电路区与一第三周边电路区，在移除该罩幕层之后，包括：移除该第二周边电路区与该第三周边电路区中的该第一闸间介电层、该第一导体层与该穿隧介电层；于该第二周边电路区与该第三周边电路区的该基底上形成一第二闸介电层，同时使该记忆胞区中的该第一闸间介电层的厚度变厚；移除该第三周边电路区中的该第二闸介电层；于该第三周边电路区的该基底上形成一第三闸介电层，同时使该记忆胞区中的该第一闸间介电层以及该第二周边电路区的该第二闸介电层的厚度变厚；以及于该第二周边电路区的该基底上形成一第二闸极，并于该第三周边电路区的该基底上形成一第三闸极。如申请专利范围第30项所述之多次可程式记忆体的制造方法，其中于该第二周边电路区与该第三周边电路区的该基底上形成该第二闸介电层，同时使该记忆胞区中的该第一闸间介电层的厚度变厚的方法包括热氧化法。如申请专利范围第30项所述之多次可程式记忆体的制造方法，其中于该第三周边电路区的该基底上形成该第三闸介电层，同时使该记忆胞区中的该第一闸间介电层以及该第二周边电路区的该第二闸介电层的厚度变厚的方法包括热氧化法。如申请专利范围第30项所述之多次可程式记忆体的制造方法，其中移除该第二周边电路区与该第三周边电路区中的该第一闸间介电层、该第一导体层与该穿隧介电层的步骤包括：于该基底上形成一图案化光阻层，该图案化光阻层覆盖该记忆胞区与该第一周边电路区；以该图案化光阻层为罩幕，移除该第一闸间介电层、该第一导体层、该穿隧介电层；以及移除该图案化光阻层。 |
