| 主权项 |
一种电位移转电路，包含：一个电位移转结构，用以接受第一工作高/低电压位准的输入，而在其第一节点处转换成第二工作低/高电压位准；以及一个输出电路，用以根据该第一节点处的电压变换，而输出第二工作电压位准，该输出电路包括第一脉冲产生器，根据该第一节点处的电压变换而产生第一脉冲；以及一个拴锁电路，根据该脉冲而产生第一位准之输出；其中该电位移转结构包含一对PMOS电晶体与一对NMOS电晶体，该对PMOS电晶体的源极均各经一降压电路而与第二工作高压电连接，汲极互相与对方的闸极电连接，而该对NMOS电晶体的源极均接地，汲极分别与该对PMOS电晶体的汲极电连接，且其中一个NMOS电晶体的闸极接收第一工作电压位准的输入。如申请专利范围第1项所述之电位移转电路，其中该第二工作高压高于该第一工作高压。如申请专利范围第1项所述之电位移转电路，其中该电位移转结构接受第一工作高/低电压位准的输入，而在其第二节点处转换成第二工作高/低电压位准，且该输出电路包括第二脉冲产生器，根据该第二节点处的电压变换而产生第二脉冲，此第二脉冲使该拴锁电路产生第二位准之输出。如申请专利范围第1项所述之电位移转电路，其中该第一脉冲产生器根据该第一节点处电压的下降缘而产生脉冲。如申请专利范围第1项所述之电位移转电路，其中该第一脉冲产生器根据该第一节点处电压的上升缘而产生脉冲。如申请专利范围第1项所述之电位移转电路，其中该降压电路包括电阻。一种电位移转电路，包含：一个电位移转结构，用以接受第一工作高/低电压位准的输入，而在其第一节点处转换成第二工作低/高电压位准；以及一个输出电路，用以根据该第一节点处的电压变换，而输出第二工作电压位准，该输出电路包括第一脉冲产生器，根据该第一节点处的电压变换而产生第一脉冲；以及一个拴锁电路，根据该脉冲而产生第一位准之输出；其中该电位移转结构包含一对PMOS电晶体与一对NMOS电晶体，该对PMOS电晶体的源极均与第一工作高压电连接，汲极分别与该对NMOS电晶体的汲极电连接，而该对NMOS电晶体的源极均各经一降压电路而与第二工作低压电连接，汲极互相与对方的闸极电连接，且其中一个PMOS电晶体的闸极接收第一工作电压位准的输入。如申请专利范围第7项所述之电位移转电路，其中该降压电路包括电阻。如申请专利范围第7项所述之电位移转电路，其中该第二工作高压低于该第一工作高压。一种加快电位移转电路中输出位准变换的方法，包括：提供一个电位移转结构，此结构接受第一工作高/低电压位准的输入，而在其第一节点处转换成第二工作低/高电压位准，其中该电位移转结构包含一对PMOS电晶体与一对NMOS电晶体，该对PMOS电晶体的源极均与第二工作高压电连接，汲极互相与对方的闸极电连接，而该对NMOS电晶体的源极均接地，汲极分别与该对PMOS电晶体的汲极电连接，且其中一个NMOS电晶体的闸极接收第一工作电压位准的输入；根据该第一节点处的电压变换，产生脉冲；根据该脉冲，产生第二工作电压之第一位准输出；以及降低该对PMOS电晶体的闸源极压差或该对NMOS电晶体的闸源极压差。如申请专利范围第10项所述之方法，其中系根据该第一节点处电压的下降缘而产生脉冲。如申请专利范围第10项所述之方法，其中系根据该第一节点处电压的上升缘而产生脉冲。如申请专利范围第10项所述之方法，其中该电位移转结构接受第一工作高/低电压位准的输入，而在其第二节点处转换成第二工作高/低电压位准，且方法进一步包括：根据该第二节点处的电压变换，产生脉冲；以及根据该脉冲，产生第二工作电压之第二位准输出。 |
