| 主权项 |
一种具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件，包括：一半导体基板具有一第一型掺杂区域与一第二型掺杂区域，其间隔以一绝缘区；一第一金属闸极堆叠结构位于该第一型掺杂区域上；一第二金属闸极堆叠结构位于该第二型掺杂区域上；一密封层设置于该第一金属闸极堆叠结构与该第二金属闸极堆叠结构的侧壁上；其中该第一金属闸极堆叠结构包括一介面层、一高介电材料层于该介面层上、一第一金属层于该高介电材料层层上、一金属介在层于该第一金属层上、一第二金属层于该金属介在层上、以及一多晶矽层于该第二金属层上；以及其中该第二金属闸极堆叠结构包括一介面层、一高介电材料层于该介面层上、一第二金属层于该高介电材料层上、以及一多晶矽层于该第二金属层上。如申请专利范围第1项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件，其中该介面层包括一实质量的矽(Si)、氧(O)及氮(N)。如申请专利范围第1项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件，其中该介面层的厚度范围大约介于0至3奈米(nm)。如申请专利范围第1项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件，其中该介面层包括二氧化矽(SiO2)或氮氧化矽(SixONy)。如申请专利范围第1项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件，其中该介面层包括含氮的原子计量比范围大约介于1%－15%。如申请专利范围第1项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件，其中该高介电材料层包括一实质的含氮量。如申请专利范围第1项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件，其中该高介电材料层包括单一或多元金属氧化物或矽化物，其包括铪(Hf)、铝(Al)、锆(Zr)、镧(La)、或其他金属元素。如申请专利范围第1项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件，其中该高介电材料层的厚度范围大约介于1至10奈米(nm)。如申请专利范围第1项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件，其中该高介电材料层包括含矽的原子计量比范围大约介于10%－90%。如申请专利范围第1项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件，其中该高介电材料层包括二氧化铪(HfO2)或矽氧化铪(HfSiOx)。如申请专利范围第1项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件，其中该高介电材料层包括一氮化的高介电材料层，其含氮原子的计量范围大约介于5%－30%。如申请专利范围第11项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件，其中该氮化的高介电材料层的厚度范围大约介于1至10奈米(nm)。如申请专利范围第1项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件，其中该氮化的高介电材料层为一矽氮氧化铪(HfSiOxNy)层，其含矽原子的计量范围大约介于10%－90%。如申请专利范围第1项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件，其中该高介电材料层实质上为非结晶态。如申请专利范围第1项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件，其中该第一金属层与该第二金属层包括金属、合金、金属碳化物、金属氮化物、或导电金属氧化物。如申请专利范围第15项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件，其中该第一金属层与该第二金属层系择自不同的材料。如申请专利范围第1项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件，其中该第一金属层与该第二金属层的厚度范围大约介于1至30奈米(nm)。如申请专利范围第1项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件，其中该第一金属层与该第二金属层包括碳化钽(TaCx)、氮化钽(TaNx)、氮化钛(TiNx)、钌(Ru)、氧化钌(RuO2)、氧化钼(MoNx)、氮氧化钼(MoOxNy)、或氮化钨(WN)。如申请专利范围第1项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件，其中该金属介在层包括金属、合金、金属碳化物、金属氮化物、或导电金属氧化物。如申请专利范围第19项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件，其中该金属介在层与该第二金属层系择自相同的材料。如申请专利范围第1项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件，其中该金属介在层的厚度范围大约介于1至10奈米(nm)。如申请专利范围第1项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件，其中该金属介在层包括碳化钽(TaCx)、氮化钽(TaNx)、或氮化钛(TiNx)。如申请专利范围第1项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件，其中该多晶矽层的厚度范围大约介于30至200奈米(nm)。如申请专利范围第1项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件，其中该密封层包括一有机材料或一无机材料。如申请专利范围第1项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件，其中该密封层的厚度范围大约介于10至20奈米(nm)。如申请专利范围第1项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件，其中该密封层包括碳化矽或氮化矽。一种具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件的制造方法，包括：提供一半导体基板具有一第一型掺杂区域与一第二型掺杂区域，其间隔以一绝缘区；形成一介面层于该半导体基板上；形成一高介电材料层于该介面层上；形成一第一金属层于该高介电材料层上；形成一金属介在层于该第一金属层上；依序图案化该金属介在层、该第一金属层、高介电材料层以及该介面层，以露出该半导体基板于该第二型掺杂区域的表面；顺应性地形成一第二金属层于该金属介在层与露出的该半导体基板于该第二型掺杂区域的表面上；形成一多晶矽层于该第二金属层上；图案化一第一金属闸极堆叠结构与一第二金属闸极堆叠结构分别位于该半导体基板的该第一型掺杂区域与该第二型掺杂区域上；以及形成一密封层于该第一金属闸极堆叠结构与该第二金属闸极堆叠结构的侧壁上。如申请专利范围第27项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件的制造方法，其中该介面层系由一晶圆清洗步骤所致，或者其中该介面层系由一热氧化步骤或一化学氧化步骤形成。如申请专利范围第27项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件的制造方法，其中该高介电材料层系由原子层沉积法(ALD)、化学气相沉积法(CVD)、或物理气相沉积法(PVD)形成。如申请专利范围第29项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件的制造方法，其中于该原子层沉积法(ALD)、该化学气相沉积法(CVD)、或该物理气相沉积法(PVD)步骤中，调整该高介电材料层的矽原子计量比及介电常数。如申请专利范围第29项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件的制造方法，其中该高介电材料层包括一矽氧化铪(HfSiOx)，且于一奈米积层原子层沉积法(ALD)步骤中调整Hf与Si的前驱物循环数致使该矽氧化铪(HfSiOx)含矽原子计量比的范围约介于30%－80%及介电常数的范围介于7－20。如申请专利范围第27项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件的制造方法，于形成一高介电材料层步骤之前或之后，更包括施以一氮化步骤。如申请专利范围第32项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件的制造方法，其中该高介电材料层系由热氮化法或电浆氮化法达成氮化。如申请专利范围第27项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件的制造方法，其中该第一金属层与该第二金属层系分别由原子层沉积法(ALD)或物理气相沉积法(PVD)形成。如申请专利范围第27项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件的制造方法，其中该第二金属层系于移除该第一金属层之后才形成于该半导体基板的该第二型掺杂区域。如申请专利范围第27项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件的制造方法，其中该其中该第一金属闸极堆叠结构包括该第一金属层、该金属介在层、及该第二金属层所构成的三层金属结构，以及其中该第二金属闸极堆叠结构包括该第二金属层所构层的单层金属结构。如申请专利范围第27项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件的制造方法，其中该金属介在层系于该第一金属层形成后，由ALD法或PVD法直接形成于该第一金属层上。如申请专利范围第27项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件的制造方法，其中该第一金属层与该金属介在层系于不同的腔体中分别形成，且藉由一共用的传输腔在不破真空的条件下进行。如申请专利范围第27项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件的制造方法，其中于图案化该第一金属堆叠结构与该第二金属堆叠结构步骤，包括以乾蚀刻法、湿蚀刻法或乾湿蚀刻法并用，以移除该第一金属层与该第二金属层。如申请专利范围第39项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件的制造方法，其中于图案化该第一金属闸极堆叠结构与该第二金属闸极堆叠结构步骤中，该金属介在层系用以保护该第一金属层。如申请专利范围第27项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件的制造方法，其中该多晶矽层系由化学气相沉积法形成。如申请专利范围第27项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件的制造方法，其中该密封层系由化学气相沉积法或原子层沉积法形成。如申请专利范围第27项所述之具有双金属闸极的互补式金属－氧化－半导体(CMOS)元件的制造方法，其中其中该密封层系由系由非等向性蚀刻法蚀刻，致使该密封层留存于该第一金属闸极堆叠结构与该第二金属闸极堆叠结构的侧壁上。 |
