一种基于10G EPON ONU中的FEC硬件编码方法及电路

摘要

本发明涉及一种基于10GEPONONU中的FEC硬件编码方法及电路，包括以下步骤：S10、将从扰码部分送来的66bit位宽的数据写进fifo缓存中；S20、每次从fifo缓存中取出66bit位宽的数据，去掉LSB位后，将其余的65bit数据依次写进9个寄存器组中；S30、一旦某个寄存器组中写进了数据，即启动对应的RS(252，220)编码器进行编码，编码得到的校验字节再写进对应寄存器组的对应bit位中进行寄存；S40、按照一定的格式从寄存器组中读出数据，即可以得到FEC编码后的数据。本发明所述的基于10G EPON ONU中的FEC硬件编码方法及电路，实现方法简便有效、操作性强，实现的电路规模较小并能达到较高的硬件电路时序速度。

主权项

一种基于10G EPON ONU中的FEC硬件编码方法，其特征在于，包括以下步骤：S10、按照10G EPON ONU上行突发模式的格式控制，将从扰码部分送来的66bit位宽的数据tx_scramed[65:0]写进fifo缓存中；S20、每次从fifo缓存中取出66bit位宽的数据，去掉LSB位后，将其余的65bit数据依次写进9个寄存器组reg_array_1[2015:0]至reg_array_9[2015:0]中；每一个寄存器组对应有一个RS(252，220)编码器；每个寄存器组最大能寄存2016bit的数据，每个寄存器组中的[4:0]bit固定为“0”，寄存器组中的[1759:5]bit寄存从fifo中读取的27个65bit块，寄存器组中的[2015:1760]bit寄存FEC校验字节，即RS(252，220)的校验字节；S30、一旦某个寄存器组中写进了数据，即启动对应的RS(252，220)编码器进行编码：每次从该寄存器组中取出8bit数据送入该寄存器组对应的RS(252，220)编码器中进行编码，编码得到的校验字节再写进对应寄存器组的对应bit位中进行寄存；S40、按照一定的格式从寄存器组中读出数据，即得到FEC编码后的数据tx_fec[65:0]：当寄存器组开始写操作了223拍时钟周期后，依次从reg_array_1[2015:0]寄存器组开始顺序每次读取65bit，读取了27拍时钟周期后，再每次读取64bit，读取的输出数据即为10G EPON ONU中编码后的数据tx_fec[65:0]；其中，fifo缓存的宽度为66bit，深度为178，读写时钟频率及系统时钟频率均为156.25MHz，输入数据总线从扰码部分送来的66bit位宽的数据tx_scramed[65:0]和输出数据总线输出的FEC编码后的数据tx_fec[65:0]中，最低有效位LSB指bit0。