基于H.264/AVC中CABAC的并行编码实现电路及编码方法

摘要

本发明公开了一种基于H.264/AVC中CABAC的并行编码实现电路及编码方法，包括用于执行并行归一化运算的二元化引擎；用于执行每周期两比特的上下文读取及更新操作的上下文模型引擎；用于执行每周期两比特的归一化操作的并行归一化引擎用于产生RBSP输出码流的RBSP码流生成引擎；二元化引擎与上下文模型引擎段间以3写2读先入先出队列连接；并行归一化引擎与RBSP码流生成引擎段间以2写1读先入先出队列连接。本发明使二元化引擎与归一化引擎及RBSP码流生成引擎的处理速度相匹配；解决了各级处理引擎间吞吐率不均衡问题，避免了流水线停滞；解决了编码区间和编码下限归一化与码流产生过程的相关性引发的计算瓶颈问题。

主权项

一种基于H.264/AVC中CABAC的并行编码实现电路，其特征在于，包括第一级流水线，为用于执行并行归一化运算的二元化引擎；第二级流水线，为用于执行每周期两比特的上下文读取及更新操作的上下文模型引擎；第三级流水线，为用于执行每周期两比特的归一化操作的并行归一化引擎；以及第四级流水线，为用于产生原始字节序列载荷RBSP输出码流的RBSP码流生成引擎；其中，所述二元化引擎与上下文模型引擎段间以3写2读先入先出队列连接；并行归一化引擎与RBSP码流生成引擎段间以2写1读先入先出队列连接。