发明名称 |
利用SiN保护逻辑低压区的嵌入式EEPROM工艺方法 |
摘要 |
本发明公开了一种利用SiN保护逻辑低压区的嵌入式EEPROM工艺方法,包括如下步骤:(1)在高压阱和低压阱注入后,保留注入牺牲氧化层,用低压化学气相淀积在牺牲氧化层上淀积一层SiN;(2)利用光刻、刻蚀把存储器高压区的SiN和牺牲氧化层去除;(3)生长存储器高压区的高压栅氧化层;(4)在逻辑低压区和存储器高压区上淀积多晶浮栅;(5)将逻辑低压区的多晶浮栅刻除,再利用湿法刻蚀将逻辑低压区的SiN和牺牲氧化层刻除。本发明在生长高压栅氧化层之前,淀积一层SiN,低压区由于受到SiN保护,将避免高压氧化刻蚀带来的隔离氧化层损失,从而能降低低压器件的漏电。 |
申请公布号 |
CN101459141B |
申请公布日期 |
2010.08.18 |
申请号 |
CN200710094419.8 |
申请日期 |
2007.12.10 |
申请人 |
上海华虹NEC电子有限公司 |
发明人 |
陈昊瑜;龚新军;张可钢 |
分类号 |
H01L21/8247(2006.01)I |
主分类号 |
H01L21/8247(2006.01)I |
代理机构 |
上海浦一知识产权代理有限公司 31211 |
代理人 |
顾继光 |
主权项 |
一种利用SiN保护逻辑低压区的嵌入式EEPROM工艺方法,其特征在于,包括如下步骤:(1)在高压阱和低压阱注入后,保留注入牺牲氧化层,用低压化学气相淀积在牺牲氧化层上淀积一层SiN。(2)利用光刻、刻蚀把存储器高压区的SiN和牺牲氧化层去除;(3)生长存储器高压区的高压栅氧化层;(4)在逻辑低压区和存储器高压区上淀积多晶浮栅;(5)将逻辑低压区的多晶浮栅刻除,再利用湿法刻蚀将逻辑低压区的SiN和牺牲氧化层刻除。 |
地址 |
201206 上海市浦东新区川桥路1188号 |