信息处理板、信息处理系统及其更新标记的方法

摘要

本发明公开一种信息处理板、信息处理系统及其更新标记的方法，在该信息处理系统中载有CPU和系统控制器，其中CPU具有高速缓存，该系统控制器具有高速缓存标记的副本(探测标记)，并且CPU不发出关于高速缓存标记的替换信息，该系统控制器中的探测标记的路线数量大于CPU中高速缓存标记的路线数量，以通过抑制CPU中高速缓存标记的过量替换来降低高速缓存失误率并且抑制性能的降低。

主权项

一种信息处理系统，其包括：具有高速缓冲存储器的一个或多个处理器，其执行从外部接收的指令并处理数据，其中该高速缓冲存储器包含具有多条路线的高速缓存标记和高速缓存数据区；以及一处理器控制装置，根据来自所述处理器的读请求将应答发送给所述处理器，该处理器控制装置具有作为标记信息的具有多条路线的探测标记，其中该探测标记对应于所述处理器的高速缓存标记，并且该探测标记的路线数量大于所述处理器的高速缓存标记的路线数量，其中，所述处理器控制装置还包括：当所述处理器中发生高速缓存失误时，并且如果该探测标记的所有路线都不可利用，使所述处理器确定该探测标记的任一路线作为将要被替换的目标，并且将所确定的路线中存储的地址信息删除的装置；如果存在从所述处理器至该处理器控制装置的数据读请求，并且该探测标记存在可利用路线，使该处理器控制装置根据作为该读请求目标的地址信息来更新该可利用路线，并将对应于该地址信息的数据发送给所述处理器的装置；以及使所述处理器接收从该处理器控制装置发送的所述对应于该地址信息的数据，将所接收的所述对应于该地址信息的数据写入所述高速缓存数据区，并且更新所述高速缓存标记的作为将要被替换的目标的路线，使其被替换为相应于所述对应于该地址信息的数据的地址的装置。