发明名称 Aufbauten und Verfahren zum Ausbilden von Trenchfeldeffekttransistoren mit hoher Dichte
摘要 Ein Halbleiteraufbau umfasst Gräben, die sich in ein Halbleitergebiet erstrecken. Abschnitte des Halbleitergebiets erstrecken sich zwischen benachbarten Gräben und bilden Mesa-Gebiete aus. In jedem Graben befindet sich eine Gate-Elektrode. In dem Halbleitergebiet zwischen benachbarten Gräben erstrecken sich Wannengebiete vom ersten Leitfähigkeitstyp. In den Wannengebieten befinden sich Source-Gebiete vom zweiten Leitfähigkeitstyp. In den Wannengebieten befinden sich Heavy-Body-Gebiete vom ersten Leitfähigkeitstyp. Die Source-Gebiete und die Heavy-Body-Gebiete sind benachbart zu den Grabenseitenwänden, und die Heavy-Body-Gebiete erstrecken sich über den Source-Gebieten entlang den Grabenseitenwänden zu einer Oberfläche der Mesa-Gebiete.
申请公布号 DE102009041474(A1) 申请公布日期 2010.04.15
申请号 DE200910041474 申请日期 2009.09.14
申请人 FAIRCHILD SEMICONDUCTOR CORP. 发明人 PAN, JAMES;HUNT, SCOTT L.;PROBST, DEAN E.;PARAVI, HOSSEIN
分类号 H01L27/088;H01L29/78 主分类号 H01L27/088
代理机构 代理人
主权项
地址