发明名称 |
一种二乘二取二主备控制切换系统和方法 |
摘要 |
本发明实施例公开一种二乘二取二主备控制切换系统,包括:本系通信模块,用于第一CPU获取所述第二CPU中的运行状态数据;系间通信模块,用于第一CPU获取另一系的系间通信模块所传输的另一系第一CPU的运行状态数据;所述第一CPU,用于接收同一计算周期内系间通信模块传送的数据,并校验接收的数据,并输出数据;计算第一CPU本系运行状态数据和所述输出数据,得到本系预控制状态;接收本系通讯模块传送的所述第二CPU计算得到的预控制状态数据并校验,并将校验后的数据与所述第一CPU的预控制状态比较和计算,生成目标控制结果;根据所述结果进行状态切换。本发明还公开了与所述系统对应的方法,实现了减少现有技术中由于判决模块故障而产生的误动作和系统内传输数据的误码率。 |
申请公布号 |
CN101694588A |
申请公布日期 |
2010.04.14 |
申请号 |
CN200910235437.2 |
申请日期 |
2009.10.14 |
申请人 |
北京全路通信信号研究设计院 |
发明人 |
李民;崔新民;张利峰;邱锡宏;孙寿龙;周夏芳;邱兆阳;孙志科;佘晓丽;邵峰;赵晓东 |
分类号 |
G05B19/418(2006.01)I |
主分类号 |
G05B19/418(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
逯长明 |
主权项 |
一种二乘二取二主备控制切换系统,其特征在于,包括:两个相同的控制系,每个控制系分别设有第一CPU和第二CPU:本系通信模块,设在所述两个CPU之间,用于第一CPU获取所述第二CPU中的运行状态数据;系间通信模块,用于第一CPU获取另一系的系间通信模块所传输的另一系第一CPU的运行状态数据;所述第一CPU,用于接收同一计算周期内系间通信模块传送的数据,并校验接收的数据,并输出数据;计算第一CPU本系运行状态数据和所述输出数据,得到本系预控制状态;接收本系通讯模块传送的所述第二CPU计算得到的预控制状态数据并校验,并将校验后的数据与所述第一CPU的本系预控制状态比较和计算,生成目标控制结果;根据所述目标控制结果进行状态切换。 |
地址 |
100073 北京市丰台区华源一里18号楼 |