发明名称 |
封装结构及其形成、量产方法与芯片堆叠结构 |
摘要 |
本发明是一种封装结构及其形成、量产方法与芯片堆叠结构。该封装结构包含一第一芯片堆叠结构,通过于芯片中设置多个硅通道构件(Through Silicon Via;TSV),作为电连结的路径,以使第一芯片堆叠结构的多个毗连芯片之间可形成电连结,并使第一芯片堆叠结构电连结至一基板。该方法包含电连结一第一芯片的至少部分该多个TSV至一基板,同时电连结一第二芯片的至少部分该多个TSV至该第一芯片的至少部分该多个TSV,藉此于该基板上,堆叠该第一芯片以及该第二芯片,完成具有芯片堆叠结构的封装结构。 |
申请公布号 |
CN101626015A |
申请公布日期 |
2010.01.13 |
申请号 |
CN200910003189.9 |
申请日期 |
2009.01.14 |
申请人 |
南茂科技股份有限公司 |
发明人 |
王伟;刘安鸿;蔡豪殷;黄祥铭;李宜璋;何淑静 |
分类号 |
H01L25/04(2006.01)I;H01L23/538(2006.01)I;H01L21/60(2006.01)I |
主分类号 |
H01L25/04(2006.01)I |
代理机构 |
上海专利商标事务所有限公司 |
代理人 |
任永武 |
主权项 |
1.一种封装结构,包含:一基板;一电路结构,形成于该基板上;以及一第一芯片堆叠结构,形成于该电路结构上,该第一芯片堆叠结构包含多个堆叠的芯片,各该芯片具有一上表面及相对于该上表面的一下表面,且其中设有多个硅通道构件(TSV),构成该上表面及该下表面间的电性导通;其中,各该芯片通过其中所设的TSV,分别电连结至相邻另一芯片中所设的TSV,且该第一芯片堆叠结构,通过至少部分该多个TSV,电连结至该电路结构。 |
地址 |
台湾省新竹科学工业园区新竹县研发一路一号 |