主权项 |
一种用于校正一时脉信号之一责务比率(duty rate)的延迟闭锁回路(DLL),包括:一时脉缓冲器,接收一外部时脉信号以输出一上升边缘(rising edge)时脉信号;一延迟装置,具有两条延迟线,各基于一第一比较信号来延迟该上升边缘时脉信号,以产生一第一内部时脉信号以及一第二内部时脉信号,且基于该第一比较信号来产生一第一延迟闭锁信号以及一第二延迟闭锁信号;一责务校正装置,接收该第一及该第二内部时脉信号,并藉由以权重来校正该外部时脉信号之一责务循环(duty cycle)而产生一延迟闭锁时脉信号,且该权重系由该第一以及该第二延迟闭锁信号所决定;以及一时脉回授单元,接收该延迟闭锁时脉信号及该外部时脉信号,以产生该第一比较信号。 |