发明名称 具有改善的性能的存储器件以及制造这种存储器件的方法
摘要 一种半导体衬底上的非易失存储器,包括半导体基底层、电荷存储叠层、以及控制栅;基底层包括源和漏区以及位于源和漏区之间的载流沟道区;电荷存储叠层包括第一绝缘层、电荷俘获层和第二绝缘层,第一绝缘层位于载流沟道区上,电荷俘获层位于第一绝缘层上,第二绝缘层位于电荷俘获层上;控制栅位于电荷存储叠层上方;电荷存储叠层被设置成通过电荷载流子从载流沟道区直接隧穿通过第一绝缘层而在电荷俘获层中俘获电荷,其中载流沟道区是用于p型电荷载流子的p型沟道,并且载流沟道区和/或源和漏区中的至少之一的材料处于弹性应变状态。
申请公布号 CN101563783A 申请公布日期 2009.10.21
申请号 CN200680034861.5 申请日期 2006.09.13
申请人 NXP股份有限公司 发明人 罗伯图斯·T·F·范沙吉克;巴勃罗·加西亚特洛;迈克尔·斯洛特布曼
分类号 H01L29/792(2006.01)I;G11C16/04(2006.01)I;H01L21/336(2006.01)I;H01L29/10(2006.01)I 主分类号 H01L29/792(2006.01)I
代理机构 上海翰鸿律师事务所 代理人 李佳铭
主权项 1.一种半导体衬底上的非易失存储器件(1),包括半导体基底层(2)、电荷存储叠层(5、6、7)和控制栅(8);基底层(2)包括源和漏区(3)、以及位于源和漏区(3)之间的载流沟道区(4);电荷存储叠层(5、6、7)包括第一绝缘层(5)、电荷俘获层(6)和第二绝缘层(7),第一绝缘层(5)位于载流沟道区(4)上,电荷俘获层(6)位于第一绝缘层(5)上,第二绝缘层(7)位于电荷俘获层(6)上;控制栅(8)位于电荷存储叠层(5、6、7)上方;电荷存储叠层(5、6、7)被设置成通过电荷载流子从载流沟道区(4)直接隧穿通过第一绝缘层(5)而在电荷俘获层(6)中俘获电荷,其中载流沟道区(4)是用于p型电荷载流子的p型沟道,以及载流沟道区(4)以及源和漏区(3)中至少一个的材料处于弹性应变状态。
地址 荷兰艾恩德霍芬