数字电视调制器芯片中同步分频时钟的产生装置及其方法

摘要

本发明提供了数字电视调制器芯片中同步分频时钟的产生装置及其方法，用于国标GB20600地面数字电视多媒体广播基带调制器芯片中，可对主频时钟信号进行二的幂次分频。该装置包括一个主频时钟信号输入端、一个测试使能信号输入端、三个串联的基本分频单元和三个选择器，特别地，还包括两个锁存器。该装置及其方法利用寄存器及反相器对主频时钟信号分别进行二、四、八分频，同时利用主频时钟信号对分频信号进行锁存，得到的分频信号通过选择器才成为最终的分频时钟信号。主要优点在于，可将各分频时钟信号针对主频时钟信号的传递延时进行平均，减少同步时钟信号的歪斜，从而降低整个集成电路芯片的时钟歪斜，提高芯片的频率和性能。

主权项

1.数字电视调制器芯片中同步分频时钟的产生装置，该装置包括一个主频时钟信号输入端、一个测试使能信号输入端、三个串联的基本分频单元和三个选择器，其特征在于，该装置还包括两个锁存器；其中，主频时钟信号(M)输入三个串联的基本分频单元，得到二分频信号，原始四分频信号和原始八分频信号，具体连接方式为：主频时钟信号(M)输入端与第一个基本分频单元的寄存器输入端相连，产生二分频信号，二分频信号从第二个基本分频单元的寄存器输入端输入，产生原始四分频信号，原始四分频信号从第三个基本分频单元的寄存器输入端输入，产生原始八分频信号；原始四分频信号和原始八分频信号分别从两个锁存器的数据端输入，并在两个锁存器的时钟端均输入主频时钟信号，在两个锁存器的输出端得到四分频信号和八分频信号；由第一个基本分频单元输出端得到的二分频信号以及两个锁存器输出端得到的四分频信号、八分频信号分别从三个选择器的输入端之一输入，三个选择器的另一端均输入主频时钟信号(M)，三个选择器的选择信号端与测试使能信号(T)输入端相连，三个选择器的输出端为该装置的输出端。