发明名称 |
基于时间压力的时间确定性数据交换装置 |
摘要 |
一种基于时间压力的时间确定性数据交换装置,它包括交换模块、时间模块、存储单元、PHY器件组,时间模块与交换模块的输入端相连,PHY器件组与交换模块的输出端相连,所述交换模块包括交换单元、用来与时间模块相连的时间单元以及用来与PHY器件相连的若干个MAC,所述交换单元的输入端口和输出端口之间包括若干组依次相连的输入控制器、输入调度器和输出调度器,输入调度器与输出调度器之间设有缓存交叉链路单元,所述存储单元包括与每个输入端口对应相连的VOQ队列单元以及与每个输出端口唯一对应相连的调度链表单元和时延链表单元。本发明能够实现了多个交换设备之间交换时延的动态协调、能够保证数据端到端传输时延的确定性和一致性、从而提高整体传输效率和稳定性。 |
申请公布号 |
CN101527687A |
申请公布日期 |
2009.09.09 |
申请号 |
CN200910133454.5 |
申请日期 |
2008.04.03 |
申请人 |
中国人民解放军国防科学技术大学 |
发明人 |
杨俊;陈建云;钟小鹏;王跃科;明德祥;黄飞;乔纯捷;杨建伟 |
分类号 |
H04L12/56(2006.01)I |
主分类号 |
H04L12/56(2006.01)I |
代理机构 |
湖南兆弘专利事务所 |
代理人 |
赵 洪 |
主权项 |
1、一种基于时间压力的时间确定性数据交换装置,其特征在于:它包括交换模块、时间模块、存储单元、PHY器件组,时间模块与交换模块的输入端相连,PHY器件组与交换模块的输出端相连,所述交换模块包括交换单元、用来与时间模块相连的时间单元以及用来与PHY器件相连的若干个MAC,所述交换单元的输入端口和输出端口之间包括若干组依次相连的输入控制器、输入调度器和输出调度器,输入调度器与输出调度器之间设有缓存交叉链路单元,所述存储单元包括与每个输入端口对应相连的VOQ队列单元以及与每个输出端口唯一对应相连的调度链表单元和时延链表单元。 |
地址 |
410073湖南省长沙市砚瓦池正街47号中国人民解放军国防科学技术大学机电工程与自动化学院仪器系测 |