半导体记忆装置

摘要

在使用纵型电晶体之SGT所构成的4F#sP!2#eP!记忆体单元中，因位元线是藉由柱状矽层下部的扩散层所形成，故为高电阻，有记忆体的动作速度变慢之问题点。本发明提供一种半导体记忆装置，其特征为：在使用纵型电晶体之SGT所构成的4F#sP!2#eP!记忆体单元中，将具有与记忆体单元同样构造之位元线衬褙用单元插入记忆体单元阵列内，在位元线衬褙用单元中将藉由扩散层所形成的第一位元线与比第一位元线还低电阻的第二位元线予以衬褙，藉此一边抑制记忆体单元阵列面积的增大，一边使位元线低电阻化。