发明名称 分离栅极型非易失性存储器的制造方法
摘要 一种分离栅极型非易失性存储器的制造方法,其中通过自对准工艺生成控制栅极。该方法包括:在衬底上生成栅绝缘膜和导电层;在导电层上生成掩模图案使导电层露出;选择氧化露出导电层生成栅间氧化膜;除掉栅间氧化膜间的掩模图案来限定第二开口;在第二开口侧壁上生成隔层;掩模图案、隔层和栅间氧化膜作为刻蚀掩模刻蚀导电层,使栅绝缘膜露出限定第三开口;离子注入掺杂剂至第三开口中生成源区;填充第三开口生成绝缘膜塞;除掉掩模图案和隔层使绝缘膜塞侧面露出;栅间氧化膜作为刻蚀掩模干刻蚀导电层的露出表面,露出栅绝缘膜生成一对浮置栅;在浮置栅侧壁上生成隧道绝缘膜;应用自对准法在绝缘膜塞侧壁上生成隔层控制栅;和生成漏区。
申请公布号 CN100514605C 申请公布日期 2009.07.15
申请号 CN200410092216.1 申请日期 2004.11.03
申请人 三星电子株式会社 发明人 田喜锡;尹胜范
分类号 H01L21/8239(2006.01)I;H01L21/8247(2006.01)I;H01L29/78(2006.01)I;H01L27/105(2006.01)I;H01L27/115(2006.01)I 主分类号 H01L21/8239(2006.01)I
代理机构 北京市柳沈律师事务所 代理人 陶凤波;侯 宇
主权项 1. 一种分离栅极型半导体存储器的制造方法,包括:在一半导体衬底上生成一栅极绝缘膜和一导电层;在所述导电层上生成掩模图案,其限定使所述导电层露出的至少一对第一开口;通过选择性热氧化经由所述掩模图案露出的所述导电层来生成栅极间氧化膜;通过除掉位于所述栅极间氧化膜之间的所述掩模图案部分来限定第二开口;在所述第二开口的侧壁上生成隔层;将所述掩模图案、所述隔层和所述栅极间氧化膜作为刻蚀掩模,对所述导电层实施刻蚀,使所述栅极绝缘膜露出,从而限定第三开口;通过离子注入掺杂剂至所述第三开口中来生成源极区;通过填充所述第三开口来生成一绝缘膜塞;通过除掉所述掩模图案和所述隔层,使所述绝缘膜塞的侧面露出;将所述栅极间氧化膜作为刻蚀掩模,对所述导电层的露出表面部分进行干法刻蚀,露出所述栅极绝缘膜,从而生成一对浮置栅极;在所述浮置栅极的侧壁上生成隧道绝缘膜;应用自对准方法在所述绝缘膜塞的侧壁上生成隔层型控制栅极;和在与所述控制栅极的外部区域相邻的所述半导体衬底中生成漏极区。
地址 韩国京畿道