锁相环电路及相应的频率转化方法

摘要

本发明涉及一种锁相环电路，其包括一鉴相器，一滤波器，一压控振荡器，以及一M倍数分频器，该鉴相器的一个输入端输入一参考频率，该M倍数分频器的输出端输出一需要的通路频率，该锁相环电路进一步包括一N/N+1倍数分频器及一个N/N+1倍数分频控制器，该N/N+1倍数分频器设置在该鉴相器与压控振荡器之间，其一输入端连接至该压控振荡器，其输出端连接至该鉴相器的另一输入端，且该N/N+1倍数分频器的另一输入端连接至该N/N+1倍数分频控制器以接收该N/N+1倍数分频控制器所产生的控制信号，使该N/N+1倍数分频器在一个工作周期的第一时间段内输出N倍数，而在第二时间段内输出N+1倍数。

主权项

1. 一种锁相环电路，其包括一鉴相器，一与该鉴相器的输出端相连接的滤波器，一与该滤波器的输出端相连接的压控振荡器，以及一与该压控振荡器的一个输出端相连接的M倍数分频器以接收该压控振荡器输出端所输出的一输出频率，该鉴相器的一个输入端输入一参考电压，该M倍数分频器的输出端输出一需要的通路频率，其特征在于，该锁相环电路进一步包括一N/N+1倍数分频器及一个N/N+1倍数分频控制器，该N/N+1倍数分频器设置在该鉴相器与压控振荡器之间，其一输入端连接至该压控振荡器，其输出端连接至该鉴相器的另一输入端，且该N/N+1倍数分频器的另一输入端连接至该N/N+1倍数分频控制器以接收该N/N+1倍数分频控制器所产生的控制信号，使该N/N+1倍数分频器在一个工作周期的第一时间段内输出N倍数，而在第二时间段内输出N+1倍数。