发明名称 |
同步信号检测电路装置及其该装置检测同步信号的检测方法 |
摘要 |
本发明涉及一种OFDM通信系统同步信号检测电路装置及其该装置检测同步信号的检测方法,所述装置至少包括一互相关运算器、一相关峰值检出器,其中,所述互相关运算器是由输入采样信号与特征码信号作互相关运算的互相关运算器,所述相关峰值检出器是接收所述互相关运算器输出的互相关信号与预先设定的门阀电压进行比较后,通过对相邻峰值的时间间隔的判定,检测出同步头的相关峰值运算器,且所述的互相关运算器其信号输出端与所述的相关峰值运算器的信号输入端相连接。以该装置检测同步信号的检测方法包括对互相关运算器、相关峰值检出器中的信号的定义并且对定义中的特征码、特征码与输入采样信号、寄存器及其设定的初值、输入模拟信号与采样保持器输出模拟信号及相关峰值、同步头的算式处理步骤,最终实现同步信号的检测。 |
申请公布号 |
CN100461656C |
申请公布日期 |
2009.02.11 |
申请号 |
CN01144557.2 |
申请日期 |
2001.12.20 |
申请人 |
北京六合万通微电子技术有限公司 |
发明人 |
陈杰;蔡春雷;寿国梁;吴南健;杨军 |
分类号 |
H04J11/00(2006.01);H04L7/00(2006.01) |
主分类号 |
H04J11/00(2006.01) |
代理机构 |
北京海虹嘉诚知识产权代理有限公司 |
代理人 |
张涛 |
主权项 |
1.一种同步信号检测电路装置,至少包括一互相关运算器、一相关峰值检出器,其特征是:所述互相关运算器是由输入采样信号分别与短特征码信号和长特征码信号作互相关运算的一种互相关运算器,所述互相关运算器包括至少一组特征码实部和特征码虚部各自分别与输入实部或输入虚部做互相关运算的互相关运算电路,所述互相关运算电路的输出端分别与至少一组加法电路相连,所述加法电路输出端与平方和运算电路相连;所述相关峰值检出器是接收所述互相关运算器输出的互相关信号与预先设定的门阀电压进行比较后检测出同步头的相关峰值运算器;所述的互相关运算器信号输出端与所述的相关峰值运算器的信号输入端相连接,具体的说互相关运算器中的平方和运算电路与峰值检出器的输入端相连。 |
地址 |
100085北京市海淀区上地信息中路20号中关村发展大厦E座401室 |