| 发明名称 | 用于低密度奇偶校验码解码器中的路由的方法和系统 | ||
| 摘要 | 提供了用于对低密度奇偶校验(LDPC)编码信号进行解码的方案。从存储器(1501，1503)得到与用于产生LDPC编码信号的结构化奇偶校验矩阵相关的边值。边值规定比特节点和校验节点的关系，并且按照允许并行取得一组边值的预定方案被存储在存储器中。根据取得的边值输出对应于LDPC编码信号的解码信号。 | ||
| 申请公布号 | CN100440736C | 申请公布日期 | 2008.12.03 |
| 申请号 | CN03800850.5 | 申请日期 | 2003.07.03 |
| 申请人 | 休斯电子公司 | 发明人 | 姆斯塔法·伊罗兹;李林楠(音译);孙丰文(音译);鲍勃·卡萨格诺;亚当·温安肯 |
| 分类号 | H03M13/00(2006.01) | 主分类号 | H03M13/00(2006.01) |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 | 代理人 | 李德山 |
| 主权项 | 1.一种用于对低密度奇偶校验(LDPC)编码信号进行解码的方法，该方法包括：由解码器取得与用于产生LDPC编码信号的结构化奇偶校验矩阵相关的边值，其中边值规定比特节点和校验节点的关系，并且按照允许并行取得一组边值的预定方案存储，所述预定方案针对该组边值规定连续物理存储器位置；和由解码器根据取得的边值输出对应于LDPC编码信号的解码信号。 | ||
| 地址 | 美国加利福尼亚州 | ||