| 发明名称 | 半导体装置的制造方法 | ||
| 摘要 | 本发明涉及本半导体装置的制造方法，其中，在被处理膜上形成具有多个接触图案的图案开口并且具有以中间细的状态连接相邻的图案开口的连接开口的掩模材料膜。接着，通过在掩模材料膜的各个开口的侧壁上形成侧壁膜，减小图案开口的直径，并且分离相邻的图案开口。然后，通过以掩模材料膜和侧壁膜作为掩模并有选择地蚀刻被处理膜，形成接触孔。 | ||
| 申请公布号 | CN101315903A | 申请公布日期 | 2008.12.03 |
| 申请号 | CN200810108871.X | 申请日期 | 2008.05.29 |
| 申请人 | 株式会社东芝 | 发明人 | 渡边慎也 |
| 分类号 | H01L21/768(2006.01);H01L21/311(2006.01);H01L21/027(2006.01);H01L21/00(2006.01) | 主分类号 | H01L21/768(2006.01) |
| 代理机构 | 北京市中咨律师事务所 | 代理人 | 李峥;刘薇 |
| 主权项 | 1.一种半导体装置的制造方法，包括：在被处理膜上形成具有多个接触图案的图案开口并且具有连接相邻的图案开口的连接开口的掩模材料膜；通过在上述掩模材料膜的各个开口的侧壁上形成侧壁膜，减小上述图案开口的直径，并且分离相邻的图案开口；以及通过以上述掩模材料膜和侧壁膜作为掩模并有选择地蚀刻上述被处理膜，形成接触孔。 | ||
| 地址 | 日本东京都 | ||