| 发明名称 | 用于制造受应力的MOS器件的方法 | ||
| 摘要 | 本发明提供一种在半导体衬底中和上制造受应力之MOS器件(stressed MOS device)(30)之方法。该方法包括下列步骤：形成覆于半导体衬底上之栅电极(gate electrode)(66)，以及于该半导体衬底(36)中刻蚀第一沟槽(82)和第二沟槽(84)，该第一沟槽和第二沟槽形成为对准于该栅电极(66)。选择性地生长应力引发材料(stress inducing material)(90)于第一沟槽和第二沟槽中，并将导电率判定杂质离子植入于应力引发材料(90)中以在该第一沟槽(82)中形成源极区域(92)和在该第二沟槽(84)中形成漏极区域(94)。于该离子植入步骤后，沉积机械硬材料层(96)在该应力引发材料上以维持于衬底中引发之应力。 | ||
| 申请公布号 | CN101233606A | 申请公布日期 | 2008.07.30 |
| 申请号 | CN200680028397.9 | 申请日期 | 2006.07.20 |
| 申请人 | 先进微装置公司 | 发明人 | I·佩多斯;M·M·佩莱拉 |
| 分类号 | H01L21/336(2006.01) | 主分类号 | H01L21/336(2006.01) |
| 代理机构 | 北京纪凯知识产权代理有限公司 | 代理人 | 戈泊 |
| 主权项 | 1.一种于半导体衬底(36)中和半导体衬底(36)上制造受应力的MOS器件(30)的方法，包括下列步骤：形成栅电极(66)覆于所述半导体衬底(36)上；于所述半导体衬底中刻蚀刻蚀第一沟槽(82)和第二沟槽(84)，所述第一沟槽和第二沟槽与所述栅电极(66)形成队列；于所述第一沟槽(82)和所述第二沟槽(84)中选择性地生长应力引发材料(90)；离子注入导电率决定掺杂离子于所述应力引发材料(90)中以于所述第一沟槽(82)中形成源极区域(92)及于所述第二沟槽(84)中形成漏极区域(94)；以及于所述注入步骤后形成机械硬材料(96)层覆于所述应力引发材料(90)上。 | ||
| 地址 | 美国加利福尼亚州 | ||