数字下变频器

摘要

本发明公开了一种数字下变频器，包括用于接收输入信号的信号输入端及用于输出信号的信号输出端，所述信号输入端和信号输出端之间具有N个独立的运算支路，每个运算支路均包括顺次连接的一个抽取因子为N的抽取器、一个根据N相数字混频器构建的多相分支混频器及一个根据N相数字滤波器的H(z)表达式构建的多相分支滤波器，各运算支路的抽取器的输入端与所述信号输入端耦合，各运算支路的分支滤波器的输出通过加法器相加后输出到该信号输出端，第i运算支路相对于输入信号具有i－1个时钟周期延时，所述N、i均为自然数，1≤i≤N。每一个运算支路的运算速度均降为原来的1/N，并且由于每个运算支路完全独立，不存在运算速率提升的模块，因此降低了系统的处理难度。

主权项

1.一种数字下变频器，其特征在于：包括用于接收输入信号的信号输入端及用于输出信号的信号输出端，所述信号输入端和信号输出端之间具有N个独立的运算支路，每个运算支路均包括顺次连接的一个抽取因子为N的抽取器、一个根据N相数字混频器构建的多相分支混频器及一个根据N相数字滤波器的H(z)表达式构建的多相分支滤波器，各运算支路的抽取器的输入端与所述信号输入端耦合，各运算支路的分支滤波器的输出通过加法器相加后输出到该信号输出端，第i运算支路相对于输入信号具有i-1个时钟周期延时，所述N、i均为自然数，1≤i≤N。