可多重配置的触发器电路

摘要

本发明属于时序电路技术领域，具体为一种可多重配置的触发器电路。该电路由数据输入控制电路、同步复置位控制电路、时钟控制电路和触发器主体电路连接组成。并且可以根据功能的需要，配置成上升沿或者下降沿触发、同步或者异步、拥有置位端、清零端以及使能端的各类28种D触发器电路以及锁存器电路，供用户选择。

主权项

1.一种可多重配置的触发器电路，其特征在于它包括数据输入控制电路(101)、同步复置位控制电路(102)、时钟控制电路(103)、触发器主体电路(104)；可多重配置的触发器电路的端口包括数据输入端D、使能端E、时钟端CK、复位端R、置位端S、同异步选择端DS_S、锁存器触发器选择端LF_S、时钟有效边沿选择端RF_S和数据输出端Q，其中DS_S，LF_S，RF_S三个输入可以接控制端输入，也可以作为编程点输入；其中：数据输入控制电路(101)的输入为D、E、S、R、DS_S和DQ，输出为D1，其中DQ为触发器主体电路(104)的输出，而D1则作为触发器主体电路(104)的一个输入；同异步控制电路(102)的输入为S、R和DS_S，输出为SS和SR，其中SS和SR同为触发器主体电路(104)的输入；时钟控制电路(103)的输入为CK和RF_S，输出为C和CN，其中C和CN同为触发器主体电路(104)的输入；触发器主体电路(104)的输入D1、SS、SR、C、CN和LF_S，输出为DQ和Q，其中D1、SS、SR、C和CN分别来自数据输入控制电路(101)、同异步控制电路(102)和时钟控制电路(103)的输出，而DQ则作为数据输入控制电路(101)的一个输入。