采用改进LLR更新方法来节省存储器的LDPC接收机

摘要

本发明涉及采用改进LLR更新方法来节省存储器的LDPC接收机，属于通信技术领域。本发明对最小和算法提出了一种节省存储空间的实现，与传铜的硬件实现相比，改进的部分包括：将传统的行、列更新处理过程结合为一个单一的处理过程，将传统的CNU和VNU单元合并成一个单一的CVNU单元，创新的Min－Sum方法节省了对存储空间的需求量，不仅将解码时间减少至一半，而且减少逻辑单元和连线。此外，并没有使用大量的存储器来存储整个LLR中间值，仅存储一些与LLR中间值相关的参数。因此，与传统LDPC解码器相比，本发明将存储空间的需求量大大降低。

主权项

1.一种在解码器中使用的改进的对数似然比更新方法，其特征在于，包括以下步骤：1)提供了一个奇偶校验矩阵；2)仅仅使用奇偶校验矩阵每行中的一组参数，而不是整个非零元素，节省存储空间和处理时间。