发明名称 半导体装置及其制造方法
摘要 本发明之半导体装置系介以接着材将半导体元件安装于电路基板上。再者,于半导体元件之上面介以接着材安装具有外部端子连接部之连接用电路基板,连接用电路基板之下面与电路基板之上面用导电体端子进行连接。之后,电路基板与连接用电路基板之间用密封树脂进行密封。藉此,用于与层积于上段之半导体装置或电子零件连接之外部连接用端子之配置限制少,可提高安装密度,且能够实现散热性好之小型及薄型之半导体装置。
申请公布号 TWI296152 申请公布日期 2008.04.21
申请号 TW095100487 申请日期 2006.01.05
申请人 夏普股份有限公司 发明人 丸山朋代;矢野佑司
分类号 H01L25/10(2006.01);H01L23/28(2006.01) 主分类号 H01L25/10(2006.01)
代理机构 代理人 陈长文 台北市松山区敦化北路201号7楼;林宗宏 台北市松山区敦化北路201号7楼
主权项 1.一种半导体装置,其包含: 第一电路基板; 在上述第一电路基板上之至少一半导体元件; 第二电路基板,其系包括外部端子连接部之连接用 电路基板,并直接被安装于最上层之半导体元件之 上面; 导电体端子,其系用于将上述第二电路基板之下面 与上述第一电路基板之上面连接者;及 空间,其系于上述第一电路基板与上述第二电路基 板之间被密封树脂密封。 2.如请求项1之半导体装置,其中上述导电体端子系 于核之外侧包含导电层之端子。 3.如请求项1之半导体装置,其中上述导电体端子包 含于半导体装置之厚度方向层积之复数个大致呈 球形形状之导电体端子。 4.如请求项1之半导体装置,其中上述电路基板上包 含复数个半导体元件。 5.一种半导体装置之层积体,其包含: 第一半导体装置; 层积于上述第一半导体装置上之第二半导体装置 或电子零件;及 外部连接端子,其系用于连接上述第一半导体装置 之外部端子连接部, 上述第二半导体装置或上述电子零件系配置在上 述第一半导体装置上, 其中上述第一半导体装置包含: 在第一电路基板上之至少一半导体元件; 第二电路基板,其系包括外部端子连接部之连接用 电路基板,并直接被安装于最上层之半导体元件之 上面;及导电体端子,其系用于将上述第二电路基 板之下面与上述第一电路基板之上面连接者, 上述第一电路基板与上述第二电路基板之间被密 封树脂密封。 6.一种半导体装置之制造方法,其包含: 于电路基板上安装半导体元件,并电性连接该半导 体元件与该电路基板之步骤; 于上述电路基板上安装导电体端子之步骤; 将包括外部端子连接部之连接用电路基板安装于 上述半导体元件上,并且连接上述连接用电路基板 之下面与上述电路基板上安装之导电体端子之步 骤; 树脂密封上述电路基板与上述连接用电路基板之 间之步骤;及 于上述电路基板之下面安装外部连接端子之步骤 。 7.一种半导体装置之制造方法,其包含: 于可安装复数个半导体元件之电路基板上安装复 数个半导体元件,并将各个该半导体元件与该电路 基板电性连接之步骤; 于上述电路基板上安装复数个导电体端子之步骤; 将包括复数个外部端子连接部之连接用电路基板 安装于上述半导体元件上,并且连接上述连接用电 路基板之下面与上述电路基板上安装之上述导电 体端子之步骤; 树脂密封上述电路基板与上述连接用电路基板之 间之步骤; 于上述电路基板之下面安装复数个外部连接端子 之步骤;及 切出单体半导体装置之步骤。 8.如请求项1之半导体装置,其中上述第二电路基板 系经由第二黏接层被安装于上述最上层之半导体 元件之上面。 9.如请求项1之半导体装置,其中上述第一电路基板 系经由第一黏接层以支撑上述至少一半导体元件 。 10.如请求项1之半导体装置,其中上述密封树脂系 延伸至各个上述第一电路基板之上面及上述第二 电路基板之下面,并延伸在其之间。 11.如请求项1之半导体装置,其中上述至少一半导 体元件系被密封树脂、上述第一电路基板及上述 第二电路基板封住。 图式简单说明: 图1系显示本发明之实施方式,系显示与实施方式1 相关之半导体装置构成之剖面图。 图2系显示与实施方式1相关之半导体装置之变形 例之剖面图。 图3系显示与实施方式1相关之半导体装置之变形 例之剖面图。 图4系显示与实施方式1相关之半导体装置之变形 例之剖面图。 图5系显示与实施方式2相关之半导体装置构成之 剖面图。 图6系显示与实施方式2相关之半导体装置之变形 例之剖面图。 图7系显示与实施方式3相关之半导体装置构成之 剖面图。 图8(a)~图8(d)系显示与实施方式4相关之半导体装置 制造步骤之剖面图。 图9(a)~图9(e)系显示与实施方式4相关之半导体装置 制造步骤之变形例之剖面图。 图10系显示先前半导体装置构成之剖面图。 图11系显示层积复数个图10之半导体装置而形成之 层积体构成之剖面图。 图12系显示先前半导体装置构成之剖面图。
地址 日本