发明名称 半导体器件及其制造方法
摘要 本发明的课题是使半导体器件中的端子位置通用化,从而降低用于半导体器件的电学测试的夹具的成本。在半导体器件用基板(1)的表面上安装多个半导体芯片(4)。用树脂一并密封多个半导体芯片(4),形成树脂密封部(2)。在基板(1)的背面形成多个焊球(3),使得相邻的半导体芯片(4)的最接近的焊球(3)的间隔A为在半导体芯片(4)中焊球(3)的间隔B的n倍(n为1以上的整数)。在进行了多个半导体芯片(4)的电学测试以后,切断树脂密封部(2)及基板(1),使半导体芯片(4)单个化。
申请公布号 CN100378966C 申请公布日期 2008.04.02
申请号 CN03119959.3 申请日期 2003.03.14
申请人 三菱电机株式会社 发明人 道井一成;筱永直之;仙波伸二
分类号 H01L23/12(2006.01);H01L23/48(2006.01);H01L23/28(2006.01);H01L21/50(2006.01) 主分类号 H01L23/12(2006.01)
代理机构 中国专利代理(香港)有限公司 代理人 刘宗杰;叶恺东
主权项 1.一种半导体器件的制造方法,其特征是,具有以下工序:基板准备工序,所述基板具有:表面、背面、形成在所述背面上的第1多个焊盘,以及形成在所述背面上的第2多个焊盘,所述第1多个焊盘和所述第2多个焊盘最接近部分的间隔为所述第1多个焊盘中相互最接近部分的间隔的整数倍;电连接工序,把第1半导体芯片及第2半导体芯片配置在所述基板的表面上,将所述第1半导体芯片与所述第1多个焊盘进行电连接,将所述第2半导体芯片与所述第2多个焊盘进行电连接;树脂密封部形成工序,在将所述第1及第2半导体芯片进行电连接的电连接工序之后,形成将所述第1半导体芯片及所述第2半导体芯片一并密封的树脂密封部;电学测试工序,在所述树脂密封部形成工序之后,通过所述第1多个焊盘在所述第1半导体芯片上进行电学测试,通过所述第2多个焊盘在所述第2半导体芯片上进行电学测试;以及分离工序,在所述电学测试工序之后,在所述第1多个焊盘和所述第2多个焊盘之间的基板及树脂密封部上形成2个切断部分,将所述基板及所述树脂密封部分离成包括所述第1芯片的部分、包括所述第2芯片的部分和所述2个切断部分之间的切剩部分。
地址 日本东京都