| 发明名称 | 在半导体器件中形成金属线的方法 | ||
| 摘要 | 本发明公开了一种在半导体器件中形成金属线的方法。该方法包括在基板上形成层间绝缘膜，通过选择性图形化层间绝缘膜形成通孔，在包括通孔内部部分的层间绝缘膜表面上形成金属膜，用铜沟槽填充通孔的内部部分，使用反向电流退镀在层间绝缘膜表面上暴露出的铜层，以形成铜金属线和在该铜金属线上的凹进区域，通过沉积在包括凹进区域的层间绝缘膜表面上形成上部绝缘膜，和通过蚀刻上部绝缘膜仅在铜金属线上的凹进区域上选择性形成绝缘帽盖层。由此，在金属线、具体为铜金属线上选择性地形成绝缘层，且可以降低整个Cu金属线中层间绝缘膜的有效k，从而降低了Cu金属线的RC延迟。 | ||
| 申请公布号 | CN101140902A | 申请公布日期 | 2008.03.12 |
| 申请号 | CN200710146069.5 | 申请日期 | 2007.09.07 |
| 申请人 | 东部高科股份有限公司 | 发明人 | 洪志镐 |
| 分类号 | H01L21/768(2006.01) | 主分类号 | H01L21/768(2006.01) |
| 代理机构 | 北京律诚同业知识产权代理有限公司 | 代理人 | 徐金国;梁挥 |
| 主权项 | 1.一种在半导体器件中形成金属线的方法，包括：在基板上形成层间绝缘膜；通过选择性图形化所述层间绝缘膜形成通孔；在包括所述通孔内部部分的所述层间绝缘膜表面上形成金属膜；用铜沟槽填充所述通孔的内部部分；使用反向电流退镀在所述层间绝缘膜表面上暴露出的铜层，以形成铜金属线和在该铜金属线上的凹进区域；通过沉积在包括所述凹进区域的所述层间绝缘膜表面上形成上部绝缘膜；和通过蚀刻所述上部绝缘膜仅在所述铜金属线上的所述凹进区域上选择性地形成绝缘帽盖层。 | ||
| 地址 | 韩国首尔 | ||