发明名称 |
形成半导体集成电路布局结构的方法、布局结构及光掩模 |
摘要 |
本发明涉及在计算机上执行半导体集成电路的布局方法。本发明提出了用于设计半导体集成电路的布局方法,该方法能够抑制构图大小的偏移。分布多个标准胞元(10)以形成具有垂直侧和水平侧的无沟道类型的标准胞元阵列(1)。多个第一临近伪胞元(20)沿着标准胞元阵列的每一个垂直侧而分布,以形成第一临近伪条带(20),以便第一临近伪胞元的上侧和下侧相互接触,并且以便每一个第一临近伪胞元的左侧或右侧与标准胞元阵列(1)的垂直侧相接触。进而,多个第二临近伪条带沿着标准胞元阵列的每一个水平侧而分布,以形成第二临近伪条带,以便第二临近伪胞元的上侧或下侧与标准胞元阵列(1)的水平侧相接触。 |
申请公布号 |
CN100373590C |
申请公布日期 |
2008.03.05 |
申请号 |
CN200410064152.4 |
申请日期 |
2004.08.20 |
申请人 |
川崎微电子股份有限公司 |
发明人 |
前田润 |
分类号 |
H01L21/82(2006.01);G06F17/50(2006.01) |
主分类号 |
H01L21/82(2006.01) |
代理机构 |
中原信达知识产权代理有限责任公司 |
代理人 |
孙志湧;钟强 |
主权项 |
1.一种在计算机系统上形成半导体集成电路的布局结构的方法,包括:在库中准备具有各个逻辑功能的第一多种类型的标准胞元,第一临近伪胞元,以及第二临近伪胞元;第一多种类型的标准胞元的每一个包括分布于具有上侧、下侧、左侧和右侧的标准胞元框架中的多个层中的标准胞元构图,第一多种类型的标准胞元具有由标准胞元框架的上侧和下侧之间的距离所定义的共同高度;在具有上侧、下侧、左侧和右侧的第一临近伪胞元框架中分布的多个层的至少一层中,第一临近伪胞元包括第一临近伪构图,它无助于半导体集成电路的逻辑功能,第一临近伪胞元具有由第一临近伪胞元框架的上侧和下侧之间的距离所定义的高度,该高度为标准胞元的共同高度的k1倍,其中k1为不小于1的整数;在具有上侧、下侧、左侧和右侧的第二临近伪胞元框架中分布的多个层的该至少一层中,第二临近伪胞元包括第二临近伪构图,它无助于半导体集成电路的逻辑功能;从第一多种类型的标准胞元中选择实现半导体集成电路的逻辑功能所需的第二多种类型的标准胞元;通过以行列方式分布第二多种类型的标准胞元的每一种中的一或多个,来形成无沟道类型的标准胞元阵列,标准胞元阵列的外围具有垂直侧和水平侧,每一个侧形成有在标准胞元阵列的最外部分布的标准胞元的框架的各个侧;通过沿着标准胞元阵列的至少一些垂直侧的每一个来分布多个第一临近伪胞元来形成第一临近伪条带,以便多个第一临近伪胞元的框架的上侧和下侧相互接触,并且以便第一多个临近伪胞元的每一个的框架的左侧和右侧之一与标准胞元阵列的垂直侧的相应部分相接触;通过沿着标准胞元阵列的至少一些水平侧的每一个来分布多个第二临近伪胞元来形成第二临近伪条带,以便多个第二临近伪胞元的每一个的框架的上侧和下侧之一与标准胞元阵列的水平侧的相应部分相接触。 |
地址 |
日本千叶市 |