| 主权项 |
1.一种从一晶圆上切割一积体电路晶片的方法,包 含有: 提供上面具有数个晶片以及数个切割线的该晶圆, 其中,该等切割线具有至少一低介电常数层于其上 ; 于该等切割线上实施一切割制程,至少包含有具有 一高能能源之一切割步骤,该高能能源包含有雷射 ;以及 使用数个大致无铅(lead-free)的锡铅凸块(Solder Bump), 贴附并电性连接该积体电路至一封装基底(package substrate)。 2.如申请专利范围第1项所述之从一晶圆上切割一 积体电路晶片的方法,其中,该切割制程另包含有 至少实施用一锯片(saw blade)的一切割步骤。 3.如申请专利范围第1项所述之从一晶圆上切割一 积体电路晶片的方法,其中,该等大致无铅的锡铅 凸块其中的铅浓度少于5%。 4.如申请专利范围第1项所述之从一晶圆上切割一 积体电路晶片的方法,其中,该低介电常数层的介 电常数小于3.3。 5.如申请专利范围第4项所述之从一晶圆上切割一 积体电路晶片的方法,其中,该低介电常数层具有 一含碳的材料。 6.如申请专利范围第1项所述之从一晶圆上切割一 积体电路晶片的方法,其中,介于该晶片的一切割 边缘(cutting edge)到该晶片的一封环(seal ring)之间的 距离大约是1微米(micrometer)到20微米之间。 7.如申请专利范围第1项所述之从一晶圆上切割一 积体电路晶片的方法,其中,该雷射系由一半导体 雷射所激发的一调Q固态源所产生,并具有脉冲震 荡格式(pulse oscillation formattion),其雷射波长大约为 355奈米(nanometer),其能量大约为0.5瓦到5瓦,其雷射 光束大小大约是15微米到30微米。 8.如申请专利范围第1项所述之从一晶圆上切割一 积体电路晶片的方法,其中,具有该高能能源的该 切割步骤之切割行进速度(feed speed)大约是至少每 秒100微米。 9.如申请专利范围第2项所述之从一晶圆上切割一 积体电路晶片的方法,其中,具有用该锯片(saw blade) 的该切割步骤之切割行进速度大约是每秒1微米到 每秒100微米。 10.一种从一晶圆上切割一积体电路晶片的方法,包 含有: 提供上面具有数个晶片以及数个切割线的该晶圆, 其中,该等切割线具有至少一低介电常数层于其上 ; 于该等切割线上实施一切割制程,至少包含有一切 割步骤,在不使用锯片之下,切除该低介电常数层 的至少一部份,其中,介于该晶片的一切割边缘( cutting edge)到该晶片的一封环(seal ring)之间的距离 大约是1微米(micrometer)到20微米之间;以及 使用数个锡铅凸块(Solder bump),贴附并电性连接该 积体电路至一封装基底(package substrate); 其中,该等锡铅凸块其中的铅浓度少于5%。 11.如申请专利范围第10项所述之从一晶圆上切割 一积体电路晶片的方法,其中,没有使用锯片的该 切割步骤系使用一高能能源,该高能能源包含有雷 射。 12.如申请专利范围第10项所述之从一晶圆上切割 一积体电路晶片的方法,另包含有用一锯片(saw blade)的一切割步骤。 13.如申请专利范围第10项所述之从一晶圆上切割 一积体电路晶片的方法,其中,该低介电常数层的 介电常数小于3.3。 14.如申请专利范围第13项所述之从一晶圆上切割 一积体电路晶片的方法,其中,该低介电常数层具 有一含碳的材料。 15.如申请专利范围第10项所述之从一晶圆上切割 一积体电路晶片的方法,其中,介于该晶片的该切 割边缘(cutting edge)到该晶片的该封环(seal ring)之间 的该距离大约是5微米(micrometer)到15微米之间。 图式简单说明: 第1图为依据本发明的第一实施例的一晶圆之上视 图。 第2图显示在第1图中晶圆沿着线2-2的剖面图。 第3图为第1图中,虚线圆圈42中的晶圆部分的放大 上视图。 第4图为晶圆沿着第3图中之线4-4的剖面图。 第5图显示两个雷射切除后沟槽直接跟另一个紧紧 黏着。 第6图显示在雷射切除处理之后的一后续步骤所产 生的晶圆剖面图。 第7图显示一IC晶片的上视图。 第8图显示第7图中虚线长方形74所围绕的IC晶片之 部分放大图。 第9图显示了IC晶片的接触垫跟一覆晶基底的接触 垫,透过了锡铅凸块,形成了电性连接。 |
