| 发明名称 | IC封装中的选择性连接 | ||
| 摘要 | 本发明提供了一种用于连接集成电路的衬底，该衬底具有衬底顶部表面，在所述顶部表面上形成接触的标准图形阵列，并在所述顶部表面上设置构图的介质层，所述构图的介质层被构图以包围部分所述接触的标准图形阵列并使它们彼此电隔离，其中导电互连部分设置在所述顶部表面上并电连接至少一些所述接触，所述导电互连部分偏离在所述阵列中的接触位置的选定位置，以及所述构图的介质层覆盖所述选定位置，其中在所述顶部表面上的所述选定位置处的集成电路接触与所述接触的标准图形阵列的位于所述选定位置处的接触电隔离。根据本发明，在采用焊料凸起技术的集成电路封装中，在接合焊盘阵列下设置在衬底表面上的金属布线在选定位置处分裂，并偏离它的轴，以保持电连续，并降低所述位置处绝缘焊料掩膜层的高度。 | ||
| 申请公布号 | CN1326222C | 申请公布日期 | 2007.07.11 |
| 申请号 | CN03816578.3 | 申请日期 | 2003.09.15 |
| 申请人 | 国际商业机器公司 | 发明人 | S·W·麦夸里;I·梅米斯 |
| 分类号 | H01L21/60(2006.01);H01L23/498(2006.01) | 主分类号 | H01L21/60(2006.01) |
| 代理机构 | 北京市中咨律师事务所 | 代理人 | 于静;李峥 |
| 主权项 | 1.一种用于连接集成电路(10)的衬底，该衬底具有衬底顶部表面(135)，在所述顶部表面上形成接触(110)的标准图形阵列，并在所述顶部表面(135)上设置构图的介质层(130)，所述构图的介质层(130)被构图以包围部分所述接触的标准图形阵列并使它们彼此电隔离，其中导电互连部分(120)设置在所述顶部表面上并电连接至少一些所述接触，所述导电互连部分(120)偏离在所述阵列中的接触位置的选定位置，以及所述构图的介质层覆盖所述选定位置，其中在所述顶部表面上的所述选定位置处的集成电路接触与所述接触的标准图形阵列的位于所述选定位置处的接触电隔离。 | ||
| 地址 | 美国纽约 | ||