发明名称 PLL频率发生器
摘要 本发明涉及一种PLL频率发生器,用于生成具有可调整的目标频率的输出信号,包括:a)压控振荡器,用于生成输出信号,b)与压控振荡器相连的可变换的分频器,其被构造用于由输出信号导出被分频的信号,该信号的瞬时频率取决于可调整的因数的值,c)与分频器相连的可变换的延迟单元,其被构造来形成延迟的信号,其方式是将被分频的信号延迟分别取决于控制字的延迟时间,以及d)与可变换的延迟单元相连的控制单元,其被构造来确定控制字。根据本发明,控制单元具有Sigma-Delta调制器,并且被构造用于根据至少一个由Sigma-Delta调制器提供的信号来确定控制字。
申请公布号 CN1983820A 申请公布日期 2007.06.20
申请号 CN200610169013.7 申请日期 2006.12.15
申请人 ATMEL德国有限公司 发明人 萨沙·拜尔;罗尔夫·耶内
分类号 H03L7/197(2006.01);H03L7/081(2006.01);H04B1/40(2006.01) 主分类号 H03L7/197(2006.01)
代理机构 永新专利商标代理有限公司 代理人 曾立
主权项 1.PLL频率发生器(20),用于生成具有一个可调节的目标频率(fRF)的输出信号(yRF),该PLL频率发生器包括:a)一个压控振荡器(24),用于生成该输出信号(yRF),b)一个与该压控振荡器(24)相连接的可变换的分频器(25),该分频器被构造用于由该输出信号(yRF)导出一个被分频的信号(xDIV),该被分频的信号的瞬时频率(fDIV)取决于一个可调节的因数(D)的一个值,c)一个与该分频器(25)相连接的可变换的延迟单元(26),该延迟单元被构造用于形成一个被延迟的信号(xT),其方式是将该被分频的信号(xDIV)延迟一些分别取决于一个控制字(dT)的延迟时间(ΔT),d)一个与该可变换的延迟单元(26)相连接的控制单元(27),该控制单元被构造用于确定这些控制字(dT),其特征在于,e)该控制单元(27)具有一个Sigma-Delta调制器(28)并且被构造用于根据至少一个由该Sigma-Delta调制器提供的信号(acc1,cy,cy1)来确定这些控制字(dT)。
地址 德国海尔布隆