| 发明名称 | 同步通讯芯片并行测试方法 | ||
| 摘要 | 本发明公开了一种同步通讯芯片并行测试方法，首先，在硅片上使用移位寄存器将多个芯片连接起来，通过串转并的方法将测试信号输入到所有被测芯片上；然后，通过移位寄存器将多个芯片的输出数据通过并转串的方法输入到测试仪的I/O口上；最后测试仪通过对读入的数据进行数据处理得到各个被测芯片的PASS/FAIL结果。本发明可以提高测试效率，降低测试时间与成本。 | ||
| 申请公布号 | CN1979202A | 申请公布日期 | 2007.06.13 |
| 申请号 | CN200510111292.7 | 申请日期 | 2005.12.08 |
| 申请人 | 上海华虹NEC电子有限公司 | 发明人 | 武建宏 |
| 分类号 | G01R31/28(2006.01);G01R31/00(2006.01) | 主分类号 | G01R31/28(2006.01) |
| 代理机构 | 上海浦一知识产权代理有限公司 | 代理人 | 丁纪铁 |
| 主权项 | 1、一种同步通讯芯片并行测试方法，其特征在于：首先，在硅片上使用移位寄存器将多个芯片连接起来，通过串转并的方法将测试信号输入到所有被测芯片上；然后，通过移位寄存器将多个芯片的输出数据通过并转串的方法输入到测试仪的I/O口上；最后测试仪通过对读入的数据进行数据处理得到各个被测芯片的PASS/FAIL结果。 | ||
| 地址 | 201206上海市浦东新区川桥路1188号 | ||