| 发明名称 | 利用三元铜合金获得低电阻与大颗粒尺寸互连的方法 | ||
| 摘要 | 一种制造集成电路的方法，系包括沿着贯孔的横向侧壁与底层形成阻障层并于该贯孔中提供三元(ternary)铜合金贯孔材料以形成贯孔。该贯孔的形成被用来接收该三元铜合金贯孔材料并电性连接第一传导层与第二传导层。该三元铜合金贯孔材料有助于该贯孔具有较低的电阻以及具有足够颗粒边界的增大颗粒尺寸。 | ||
| 申请公布号 | CN1320630C | 申请公布日期 | 2007.06.06 |
| 申请号 | CN02823440.5 | 申请日期 | 2002.10.11 |
| 申请人 | 先进微装置公司 | 发明人 | S·洛帕京;P·R·贝瑟;P－C·C·王 |
| 分类号 | H01L21/768(2006.01);H01L23/532(2006.01) | 主分类号 | H01L21/768(2006.01) |
| 代理机构 | 北京纪凯知识产权代理有限公司 | 代理人 | 戈泊;程伟 |
| 主权项 | 权利要求书1.一种制造集成电路(400)的方法，其包含：沿着贯孔的横向侧壁与底层形成阻障层(440)，该贯孔的形成被用来接收贯孔材料并电性连接第一传导层(410)与第二传导层(430)；以及在该贯孔中提供三元铜合金贯孔材料以形成贯孔(420)，该三元铜合金贯孔材料包括以下三类元素：铜，一种具有降低电阻的特性的元素，以及至少一种具有增加颗粒尺寸的特性的元素，其中具有降低电阻的特性的元素包括锌、银或锡，而该至少一种具有增加颗粒尺寸的特性的元素包括钙或铬；其中该贯孔(420)设于该第一传导层(410)与第二传导层(430)之间，并与该第一传导层(410)和该第二传导层(430)电性连接，该具有降低电阻的特性的元素的原子百分含量小于或等于1％，以及该至少一种具有增加颗粒尺寸的特性的元素的原子百分含量小于或等于1％。 | ||
| 地址 | 美国加利福尼亚州 | ||