发明名称 |
堆叠式晶片的制法 |
摘要 |
一种堆栈式芯片的制法,可使制造成本较低、良率较高,且成品的整体厚度较薄;该制法首先制备一第一晶圆以及一第二晶圆;将第一晶圆的芯片切割下来后,挑选质量良好的芯片摆置于一框体,并且于框体内形成一基座,使各芯片与基座相互结合;接着,于基座设置多数导电孔以及多数重布导线,各重布导线电性连通于各导电孔以及各芯片的接点,然后将第二晶圆设于框体,且第二晶圆与框体之间具有一导电体,第二晶圆的各芯片的接点由导电体电性连通于各第一晶圆的芯片的接点,并形成多数堆栈式芯片;最后移除框体,并且分离出该等堆栈式芯片。 |
申请公布号 |
CN1945828A |
申请公布日期 |
2007.04.11 |
申请号 |
CN200510113451.7 |
申请日期 |
2005.10.09 |
申请人 |
采钰科技股份有限公司 |
发明人 |
戎柏忠;李孝文;林孜翰 |
分类号 |
H01L25/00(2006.01);H01L23/488(2006.01);H01L21/60(2006.01) |
主分类号 |
H01L25/00(2006.01) |
代理机构 |
中科专利商标代理有限责任公司 |
代理人 |
周长兴 |
主权项 |
1.一种堆栈式芯片,包含有:一基座,该基座具有多数导电孔以及多数重布导线,各该重布导线电性连通于各该导电孔;一第一芯片,该第一芯片设于该基座,该第一芯片具有多数第一接点,各该第一接点电性连通各该重布导线;一导电体,该导电体设于该基座,使各该重布导线电性连通于该导电体;以及一第二芯片,该第二芯片具有多数第二接点,该第二芯片设于该基座,使各该第二接点由该导电体电性连通于各该第一接点。 |
地址 |
台湾省新竹市 |