在跨越快取线边界之指令中处理快取失败

摘要

一处理器之一提取区包含一指令快取及一用以获取指令之具有若干级之管线。指令可跨越快取线边界。该等管线级处理两个位址以恢复一完整边界跨越指令。在此处理期间，若该指令之第二片段不在该快取中，则使关于该第一线之提取无效且再循环。在此第一次通过中，该指令之第二部分之位址的处理被处理为一自较高阶记忆体向该快取载入指令资料之预取请求，而不将彼资料之任一部分传递至该处理器之随后级。当第一线位址再次通过该等提取级时，第二线位址以正常次序跟随，且该指令之两个片段可自快取中提取且以正常方式组合。