发明名称 |
提高金融税控专用SOC数据可靠性的方法 |
摘要 |
本发明提供一种提高金融税控专用SOC数据可靠性的方法该方法是在处理器IP中增设多个功能块IP核,并采用奇偶校验、三模冗余寄存器、片上EDAC、流水线重起和强迫CACHE不命中多层次容错的方法提高处理器IP的可靠性,本发明的方法可应用于金融税控收款机、税控收款机、税控器、税控打印机、金融POS机、各类商业POS机等对金融数据或税控数据需要可靠处理设备中,同样也可广泛应用于对数据处理的可靠性有一定要求的网络终端、机顶盒、数码相机等设备以及工业控制、医疗控制等高可靠性应用领域。本发明的方法与现有技术相比具有数据处理安全可靠,应用范围广泛,因此具有很好的推广使用价值。 |
申请公布号 |
CN1928831A |
申请公布日期 |
2007.03.14 |
申请号 |
CN200610069668.7 |
申请日期 |
2006.08.07 |
申请人 |
浪潮齐鲁软件产业有限公司 |
发明人 |
于治楼;武立忠;王永军;王培元;周士峥 |
分类号 |
G06F11/00(2006.01);G07G1/00(2006.01) |
主分类号 |
G06F11/00(2006.01) |
代理机构 |
|
代理人 |
|
主权项 |
1、提高金融税控专用SOC数据可靠性的方法,其特征在于在处理器IP中增设多个功能块IP核,并采用奇偶校验、三模冗余寄存器、片上EDAC、流水线重起和强迫CACHE不命中多层次容错的方法提高处理器IP的可靠性,实现金融税控数据的可靠处理运算的步骤如下:1)CACHE的容错:采用2位奇偶校验位,其中1位用作奇校验,1位用作偶校验,在读CACHE时同时校验,当校验出错时,强制CACHE丢失,并从外部寄存器去获取数据;2)处理器寄存器文件的错误保护:采用1、2奇偶校验位和32.7BCH校验进行容错,保证内部寄存器状态的正确性;3)触发器的错误保护:金融数据分别通过三组冗余寄存器进行容错,再通过表决器来决定正确的输出;4)外部存储器的错误保护:采用外挂EDAC单元实现错误保护,EDAC采用标准的32.7BCH码,每32位字可纠正1位错误和检测2位错误。 |
地址 |
250014山东省济南市历下区山大路224号 |